JPH0221798Y2 - - Google Patents

Info

Publication number
JPH0221798Y2
JPH0221798Y2 JP1985094869U JP9486985U JPH0221798Y2 JP H0221798 Y2 JPH0221798 Y2 JP H0221798Y2 JP 1985094869 U JP1985094869 U JP 1985094869U JP 9486985 U JP9486985 U JP 9486985U JP H0221798 Y2 JPH0221798 Y2 JP H0221798Y2
Authority
JP
Japan
Prior art keywords
coupling
tuned circuit
double
capacitor
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985094869U
Other languages
English (en)
Other versions
JPS623122U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985094869U priority Critical patent/JPH0221798Y2/ja
Publication of JPS623122U publication Critical patent/JPS623122U/ja
Application granted granted Critical
Publication of JPH0221798Y2 publication Critical patent/JPH0221798Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Structure Of Receivers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案はUFHチユーナのRF段と混合段を結合
する複同調回路の特性改善に関する。
従来の技術 UHFチユーナにおいて、RF段で生成された
RF信号を混合段に入力する回路は、一般に複同
調回路が用いられている。
従来の複同調回路1の構成を第3図に示すと、
2及び3はλ/4型の同調回路で、夫々、RF段
及び混合段の各シールド区画室内に設けられてい
る。これらの同調回路2,3は夫々導体片等より
なる共振線路4、可変容量ダイオード5及び固定
コンデンサ6を直列接続し、その両端を接地した
ものである。各同調回路2,3は、各シールド区
画室間のシールド仕切板7に穿設された窓8を介
して対向させることにより、空間結合(M結合)
され、所定の通過帯域特性でRF出力を混合段に
入力する。
上記複同調回路1の通過帯域特性は、各可変容
量ダイオード5,5にチユーニング電圧を与えて
その容量を変化させることにより、受信チヤンネ
ルに応じて所定の帯域幅で変化するものであり、
その通過帯域特性は、主として窓8の大きさ、共
振線路4,4の対向間隔等の選定によつて決定さ
れる。
この通過帯域特性の形状は、選局に必要な信号
成分が均一に取り出せるように、所定の帯域幅で
平坦となるのが理想である。
しかし通過帯域幅の平坦部分を大きくとると、
その両端に広がるなだらかな立ち下がり部分がイ
メージ妨害の発生原因となるので、現実には、通
過帯域特性は第4図に示すように中央にピーク値
をもつた山なり形状にせざるを得なかつた。
なおイメージ妨害とは、混合段においてIF出
力を生成するためにRF出力と局部発振出力とを
混合する際に、これらの周波数差のIF出力と同
時に、これらの周波数和の周波数の高いイメージ
信号が生じ、このイメージ信号が上記複同調回路
1を通してRF段側に伝達されて、受信妨害をす
る現象をいう。すなわち複同調回路1の通過帯域
特性は、このイメージ信号が通過しにくいように
(減衰率の高くなるように)設計する必要がある。
上述のように第3図に示す従来の複同調回路1
は、必要な通過帯域特性の形状が平坦ではない。
そこで、この特性を改善するために、第5図に示
すように二つの同調回路2,3をコイル9で接続
した複同調回路10が考えられている。
このコイル9の接続位置は、同調回路2,3内
の高周波信号電圧の比較的低い部分である可変容
量ダイオード5と補正用コンデンサ6の接続部分
である。
このようにすると低減の周波数成分が通過し易
くなるので、複同調回路10の通過帯域特性は第
6図に示すように、通過帯域特性の低域側部分が
高くなり、より平坦に近い形状となつて特性が改
善される。
考案が解決しようとする問題点 上述のように特性改善された第5図に示した複
同調回路10の通過帯域特性の高域側の部分は、
依然として、低い通過率のままである。
そこで本考案は、この高域側の部分の通過率を
高くすることにより、必要な通過帯域幅にわたつ
て平坦になり、且つその両端が、比較的鋭く立ち
下がつた通過帯域特性を持つ複同調回路の提供を
目的とする。
問題点を解決するための手段 本考案の上記目的を達成するための手段は、共
振線路、同調用可変容量ダイオード及び同調補正
用コンデンサを直列接続きた同調回路を、RF段
と混合段の各シールド区画室に夫々設けるととも
に、各同調回路をシールド仕切板の窓を介して対
向させて、RF段と混合段を結合した複同調回路
において、各同調回路の可変容量ダイオードと補
生用コンデンサの接続点間に、コイル及びコンデ
ンサの並列回路から成る結合手段を接続したこと
を特徴とするUHFチユーナである。
作 用 本考案の上記手段によれば、結合手段の結合用
コイルが、複同調回路の必要な通過帯域幅の低減
側の特性を高くし、結合用コンデンサが、高域側
の特性を高くするので、全体として特性を略平坦
化することができる。
実施例 本考案の一実施例である複同調回路11を、以
下図面を参照しながら説明する。
第1図において、12及び13はλ/4型の同
調回路で、夫々RF段及び混合段の各シールド区
画室内に設けられている。これらの同調回路1
2,13は、夫々導体片等よりなる共振線路1
4、同調用可変容量ダイオード15及び同調補正
用コンデンサ16を直列接続し、その両端を接地
したものである。各同調回路12,13は、各シ
ールド区画室間のシールド仕切板17に穿設され
た窓18を介して対向配置されている。19は結
合用コイル、20は結合用コンデンサで、各同調
回路12,13の間に並列接続され結合手段を構
成している。
これら結合手段の同調回路12,13への接続
位置は、高周波信号電圧の低い部分である可変容
量ダイオード15と補生用コンデンサ16の接続
部分である。
上記複同調回路11は、各同調回路12,13
が窓18を介在して対向することによるM結合、
結合用コイル19によるL結合、及び結合用コン
デンサ20によるC結合によつて、高周波的に結
合されて、所定の通過帯域特性を具有する。
L結合の大きさは、結合用コイル19のインピ
ーダンス(ωL)Zに従うので、周波数の低いと
ころで大きい。またC結合の大きさは、結合用コ
ンデンサのインピーダンス(1/ωC)に従うの
で、周波数の高いところで大きい。すなわち上記
複同調回路11の通過帯域幅の特性は主として、
その低減部分ではM結合及びL結合によつて、そ
の中間域部分ではM結合、L結合、C結合によつ
て、またその高域部分ではM結合及びC結合によ
つて決定される。この結果M結合のみによる場合
の特性(第4図参照)の低減及び高域部分を、本
考案ではL結合及びC結合の補正によつて第2図
に示すように高く補正することができ、必要な通
過帯域幅の範囲で略均一な高さの特性を得ること
ができる。しかもその両端の立ち下がりは比較的
鋭く、イメージ妨害の除去効果も大きい。
上記結合手段となる結合用コイル19及びコン
デンサ20の大きさは、例えば夫々20nH〜
100nH及び0.5PF〜1PFの範囲で選定すれば、上
述の効果が得られる。
本考案の上記実施例において、イメージ妨害の
除去効果を調べるため、各チヤンネル毎に、その
受信時に発生するイメージ信号に対する減衰率を
測定した。本考案の複同調回路11のイメージ信
号減衰率は、その最悪チヤンネルにおけるデータ
でも、第5図で説明した複同調回路10における
イメージ信号減衰率の平均値以上であつた。これ
は本考案の複同調回路11の通過帯域特性の両端
の立ち下がり形状が鋭いことの効果である。
特に、本考案において用いられる結合用コンデ
ンサ20は、チツプ部品を用いることにより、共
振線路15等とともにプリント基板の表側に配置
固定された結合用コイル19と対向させて、プリ
ント基板の裏側に取付けることが望ましく、この
構造により実装容易となるとともに、従来の複同
調回路10におけるプリント基板上の部品配置を
換えず、製作が容易である。
考案の効果 本考案によれば、UHFチユーナのRF段と混合
段を結合する複同調回路に、結合手段としてコイ
ルとともに結合用コンデンサを付加するだけで、
複同調回路の必要な通過帯域幅の特性をほぼ平坦
にすることができ、しかもこの特性の両端の立ち
下がりを鋭いものにすることができる。従つて特
性的に優れ、イメージ妨害の除去効果の高い複同
調回路を提供することができる。
【図面の簡単な説明】
第1図は本考案の一実施例である複同調回路を
示す図、第2図はその通過帯域特性図である。第
3図は従来例である複同調回路を示す図、第4図
はその通過帯域特性図である。第5図は他の従来
例である複同調回路を示す図、第6図はその通過
帯域特性図である。 11……複同調回路、12,13……同調回
路、14……共振線路、15……可変容量ダイオ
ード、16……同調補正用コンデンサ、17……
シールド仕切板、18……窓、19……結合用コ
イル、20……結合用コンデンサ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 共振線路、可変容量ダイオード及び補正用コン
    デンサを直列接続同調回路を、RF段と混合段の
    各シールド区画室にシールド仕切板の窓を介在し
    て対設させて、RF段と混合段を結合した複同調
    回路において、各同調回路の可変容量ダイオード
    と補正用コンデンサの接続点間に、コイル及びコ
    ンデンサの並列回路から成る結合手段を接続した
    ことを特徴とするUHFチユーナ。
JP1985094869U 1985-06-21 1985-06-21 Expired JPH0221798Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985094869U JPH0221798Y2 (ja) 1985-06-21 1985-06-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985094869U JPH0221798Y2 (ja) 1985-06-21 1985-06-21

Publications (2)

Publication Number Publication Date
JPS623122U JPS623122U (ja) 1987-01-09
JPH0221798Y2 true JPH0221798Y2 (ja) 1990-06-12

Family

ID=30653693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985094869U Expired JPH0221798Y2 (ja) 1985-06-21 1985-06-21

Country Status (1)

Country Link
JP (1) JPH0221798Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5097201A (ja) * 1973-12-25 1975-08-02
JPS5299748A (en) * 1976-02-18 1977-08-22 Toshiba Corp Resonance circuit of tuner

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145656Y2 (ja) * 1981-03-30 1986-12-22

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5097201A (ja) * 1973-12-25 1975-08-02
JPS5299748A (en) * 1976-02-18 1977-08-22 Toshiba Corp Resonance circuit of tuner

Also Published As

Publication number Publication date
JPS623122U (ja) 1987-01-09

Similar Documents

Publication Publication Date Title
US7231192B2 (en) High frequency receiver
US6308056B1 (en) Double super tuner
US4296391A (en) Surface-acoustic-wave filter for channel selection system of television receiver
US4066985A (en) Television IF filter constructed in accordance with the surface wave principle
JPH0221798Y2 (ja)
EP0203343B1 (en) Trap circuit with two variable inductors
US4847572A (en) Electronic tuning circuit for AM receiver
US3636455A (en) Tunable input circuit
JPS6145655Y2 (ja)
JP2590850B2 (ja) 発振器
JPS6187433A (ja) Fmチユ−ナのイメ−ジトラツプ回路
JPH0218586Y2 (ja)
JPH03135211A (ja) 可変同調バンドパスフィルタ
JPH05235703A (ja) チューナの段間同調回路
JPS6334357Y2 (ja)
JP2751619B2 (ja) テレビジョン受像機
KR860001650Y1 (ko) 텔레비젼 고역밴드의 비트특성 억제회로
JP2861393B2 (ja) 受信装置
JPH0352044Y2 (ja)
JPH0611603Y2 (ja) マイクロストリップ共振器
JPS6276914A (ja) 入力フイルタ回路
JPH07131367A (ja) 可変同調バンドパスフィルタ
JPH0139002Y2 (ja)
JPH07176907A (ja) 可変同調バンドパスフィルタ回路
JPS6316187Y2 (ja)