JPH02212960A - データ伝送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、非同期で連続したデータの伝送の制御をす
るデータ伝送制御装置に関するものである。

［従来の技術］ 第２図は従来のデータ伝送制御装置の一例を示す回路図
で１図において、（１）は、ＵＰ端子への入力信号が無
意から有意レベルに変化すると１を加算し、ＤＮ端子へ
の入力信号が無意から有意レベルに変化すると１を減算
し、ＵＰ入力信号とＤＮ入力信号の加算結果がゼロの時
ＥＭＰ端子への出力、信号を有意レベルとし、加算結果
が最大値を示す時ＦＵＬ端子への出力信号を有意レベル
とするアップダウンカウンタ、　（２ａ）、（２ｂ）、
（２ｅ）は、Ｓ端子への人力信号が無意レベルのときＡ
端子への入力信号をＹ＠子へ出力し、Ｓ端子への入力信
号が有意レベルのときＢ＠子への入力信号をＹ端子へ出
力するセレクタ、（３）は、Ｔ端子への入力信号が無意
から有意レベルに変化する時、Ｐ端子への入力信号の反
転レベルを保持してＱ端子へ出力し、Ｒ端子への入力信
号が無意レベル時はＱ端子への出力信号を強制的に無意
レベルとするするラッチである。

次に動作について説明する。まず、データを他の装置へ
送信する場合は、データ送受信状態信号（以下Ｒ／Ｗ信
号という）は無意レベルとなり、各セレクタ（２ａ）　
、　（２ｂ）　、　（２ｃ）はＡ端子への入力信号をＹ
端子へ出力する。一方、送（受）信ずべきデータが発生
する毎にカウンタ制御信号（以下ＣＴＩ、（言分という
）は無意→有意→無意とレベル変化を繰返し、カウンタ
（１）をカウントアツプさせ、発生した送信すべきデー
タ数がカウンタ（１）にセットされる。カウンタ（１）
がカウントアツプしゼロでなければそれのＥＭＰ出力信
号は無意レベルで。

それがセレクタ（２ｃ）で選択され、ラッチ（３）のＰ
端子に反転して有意レベルとして入力される。この送信
すべきデータの他の装置への送信は、他の装置からの送
信（受）要求信号（以下ＩＮ信号という）に対する送（
受）信応答信号（以下ＯＵＴ信号という）を出力するこ
とによって行なわれる。ＩＮ信号が入力、即ち有意レベ
ルになるとカウンタ（１）のＥＭＰ出力信号の反転レベ
ルがラッチ（３）ヘセットされる。ＩＮ信号入力前に送
信すべきデータが発生ずみであれば、カウンタ（１）の
ＥＭＰ出力信号が無意レベルでラッチ（３）の反転り端
子には有意レベル信号が入力されているので５Ｑ端子に
は有意レベルがあられれ、有意レベルのＯＵＴ信号が出
力される。ＩＮ信号の入力により、セレクタ（２ｂ）を
へてカウンタ（１）のＤＮ端子への人力信号に有意レベ
ルが現われるため、カウンタ（１）の内容は１減ぜられ
る。ＩＮ信号が無意レベルになるとラッチ（３）はリセ
ットされＯＵＴ出力信号は無意レベルとなる。このよう
にして１個のデータ送信サイクルが終了し１発生した送
信データ数だけのＸＮ信号の入力により、上記動作が繰
返され発生した送信すべき全データが送信される。全デ
ータの送信によりカウンタ（１）のＥＭＰ出力信号は有
意となり、以後ＩＮ信号が入力しても送信すべきデータ
が無いので、カウンタ（１）のＥＭＰ出力信号は有意で
、ラッチ（３）のＱ端子は無意レベルのままでＯＵＴ信
号は出力されない、ＩＮ信号受信中においても、送信す
べきデータが発生すればＣＴＬ信号が入力され、カウン
タ（１）のカウントを加算することが出来る。このよう
にしてカウンタ（１）のＥＭＰ信号が無意レベルの間は
他装置へデータの送信が行なわれる。

次に、データを他の装置から受信する場合は。

Ｒ／Ｗ信号が有意レベルとなり、セレクタ（２ａ）。

（２ｂ）　、　（２ｃ）はＰ端子への入力信号をＹ＠子
へ出力する。従って、ラッチ（３）のＰ端子への入力は
カウンタ（１）のＦＵＬ端子の出力となる。他装置から
のデータ受信要求によりＩＮ信号が入力されるごとに、
カウンタ（１）のＵ　Ｐ端子への入力信号に有意レベル
が呪われ、カウンタ（１）はプラス１され、カウンタ（
１）の内容が最大となりＦＬＴＬ出力信号が有意になら
ぬ限り、ラッチ（３）からＯＵＴ信号が出力され、デー
タの受信が行なわれる。データの受信で受信すべきデー
タが発生するとＣＴＬ信号が出力され、カウンタ（１）
の内容が減算され、カウンタ（１）の内容がゼロとなる
迄、受信データの処理が行なわれる。このようにして、
カウンタ（１）の内容がゼロか最大とならない間は、受
信データの処理とデータの受信が並行して行なわれる。

［発明が解決しようとする！ｌ、［］ 従来のデータ伝送制御装置は、以上のように構成されて
いるので、装置状態に関係なく他からの一方的なデータ
送受信要求によって制御されるため１例えばデータ送信
要求受信時に送信できるデータがない、あるいはデータ
受信要求受信時に受信出来るデータバッファがない時な
どでは、応答信号を返されずにそのデータの送受信が行
なわれないのみで次の動作に移行される。従って５デー
タの送受信＃れが発生してもデータ送受信の要求を受け
た側のデータ伝送制御装置では何らの誤り検知がなく、
データ転送中のデータロスが発生したときの原因究明に
多大の時間を要するなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、データの送受信漏れが発生したらこれを直ち
に検知し、データロスの発生を容易に発見できるデータ
伝送制御装置を得ることを目的とする。

［課題を解決するための手段］ この発明に係るデータ伝送制御装置は、従来のデータ伝
送制御装置に、それの入力状態を送受信要求信号受信の
開始でセットし保持し、装置内のリセット信号でリセッ
トするエラー検出用一時記憶回路と、このエラー検出用
一時記憶回路のセクト出力を第３のセレクタの有意レベ
ル出力と共にそれの入力に帰還する論理和回路と、上記
エラー検出用一時記憶回路がセット状態の時信号出力用
一時記憶回路からの送受信応答信号の出力を抑止する論
理積回路とを設けたものである。

［作　用］ この発明におけるデータ伝送制御装置は、データ送信時
で送信すべきデータがない時、或はデータ受信時で受信
データ未処理数が所定数を越え受信すべき受信バッファ
がない時に、送受信要求信号に対する応答信号の出力が
停止されるとともに、エラー検出用一時記憶回路がセッ
トされ、そのセット出力が論理和回路によって入力に帰
還されて自己保持され、装置内のりセント信号によって
リセットされる迄セット状態が保持される。このエラー
検出用一時記憶回路がセット状態である限り、以後応答
信号出力停止状態が解除されても、論理積回路によって
応答信号の送出が抑止される。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示す回路図で。

図において、（１）はアップダウンカウンタ、　（２ａ
）は第１のセレクタ、　（２ｂ）は第２のセレクタ、　
（２ｅ）は第３のセレクタ、（３）は信号出力用一時記
憶回路で、以上は従来例と同様のものである。（４）は
、Ｔ端子へのＩＮ信号が無意レベルから有意レベルに変
化するとセットしてＤ端子への入力信号レベルを保持し
てＱ端子へ出力し、自装置内の手動によるリセット（Ｒ
８Ｔ）信号のＲ端子への入力によってリセットされるエ
ラー検出用ラッチ（一時記憶回路）、　（５）はセレク
タ（２Ｃ）の出力が有意レベルかラッチ（４）がセット
状態の何れかで有意レベルの出力をラッチ（４）のＤ端
子に入力する論理和回路、（６）はエラー検出用ラッチ
（４）がセットされている間はＯＵＴ信号の出力を抑止
し常に無意レベルを出力し、エラー検出ラッチ（４）が
セットされていなければラッチ（３）の出力をＯＵＴ信
号として出力する論理積回路である。

次にその動作について説明する。データの送受信が順調
に行なわれ、アップダウンカウンタ（１）のＥＭＰ端子
及びＦＵＬ端子の何れもが無意レベルの時は、エラー検
知用ラッチ（４）のＤ＠子への入力は無意レベルである
ため、ＩＮ信号の入力によってもセットされることはな
く、第２図に示す従来例と同様に、信号出力用ラッチ（
３）のセット出力がＩＮ信号入力毎に論理積回路（６）
を通じてＯＵＴ信号として出力される。

今、データ送信時で送出すべきデータがなくカウンタ（
１）のＥＭＰ端子から有意レベル信号が出力されるか、
或はデータ受信時で受信データ未処理数が所定数を越え
受信すべき受信バッファがなくカウンタ（１）のＦＵＬ
端子から有意レベル信号が出力されると、次のＩ　Ｎ信
号の入力により信号出力用ラッチ（３）はセットされな
いが、エラー検知用ラッチ（４）はセットされ、それの
Ｑ端子に有意レベルが出力される。エラー検知用ラッチ
（４）のセットによりエラー信号ＥＲＲが有意レベルと
なるとともに、論理和回路（５）をへてそれのＤ端子に
帰還されて有意レベルとなり、以後のＩＮ信号の入力に
よってもリセットされることはなくセット状態が維持さ
れる。一方、エラー検知用ラッチ（４）がセット状態で
ある限り、信号送出用ラッチ（３）が再びセットできる
状態となりＩＮ信号によってセットされても、論理積回
路（６）によってＯＵＴ信号は無意レベルのままである
。このように、１度でもＯＵＴ信号が出力されない場合
があればその状態が保持されるので、データ転送サイク
ル終了後いつでもＯＵＴ信号がＩＮ信号に対して出力さ
れなかったことを、エラー検出用ラッチ（４）を調べる
ことで知ることが出来る。

なお、上記実施例に示された構成部品は図示のものに限
らず、同一機能をもつ他の部品に置き換え得ることは明
らかである。

［発明の効果］ 以上のようにこの発明によれば、データ送受信要求に応
答出来なかったことがエラー検出用一時記憶回路によっ
て検知されると、装置自身がリセット指令を出すまでそ
の状態が保持されるので。

データ転送サイクル終了時上記エラー検出用一時記憶回
路をチエツクすればエラーがあったことを知ることがで
き、データロス発生等でデータ伝送系の不具合点指摘を
速やかに行なえ信頼性の高いデータ伝送系が構築できる
データ伝送制御装置が得られる効果がある。

また、エラーが発生すると以降の応答を停止するので無
用のデータ転送を避けることができるという効果もある
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は従
来のデータ伝送制御装置の一例を示す回路図である。 図において、（１）はアップダウンカウンタ、　（２ａ
）は第１のセレクタ、（２ｂ）は第２のセレクタ、（２
ｃ）は第３のセレクタ、（３）は信号出力用一時記憶回
路、（４）はエラー検出用一時記憶回路、（５）は論理
和回路、（６）は論理積回路である。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 送受信データ発生毎に生ずるカウンタ制御信号と他から
   の送受信要求信号を入力とし、データ送信状態でカウン
   タ制御信号を、データ受信状態で送受信要求信号を選択
   し出力する第１のセレクタ、データ送信状態で送受信要
   求信号を、データ受信状態でカウンタ制御信号を選択し
   出力する第２のセレクタ、上記第１のセレクタの出力で
   カウントアップし上記第２のセレクタの出力でカウント
   ダウンし、カウントゼロとカウント最大値で出力を有意
   とするアップダウンカウンタ、データ送信状態でアップ
   ダウンカウンタのカウントゼロ出力を、データ受信状態
   でカウント最大値出力を選択し出力する第３のセレクタ
   、及びこの第３のセレクタの出力が有意でない状態を送
   受信要求信号受信開始でセットし受信完了でリセットす
   る信号出力用一時記憶回路を備え、この一時記憶回路の
   セット出力を送受信要求信号に対する応答信号としデー
   タの送受信を行なうデータ伝送制御装置において、それ
   の入力状態を送受信要求信号受信の開始でセットし保持
   し、装置内のリセット信号でリセットするエラー検出用
   一時記憶回路、このエラー検出用一時記憶回路のセット
   出力を上記第３のセレクタの有意レベル出力と共にそれ
   の入力に帰還する論理和回路、及び上記エラー検出用一
   時記憶回路がセット状態の時上記信号出力用一時記憶回
   路からの送受信応答信号の出力を抑止する論理積回路を
   設けたことを特徴とするデータ伝送制御装置。