JPH02210931A

JPH02210931A - データ伝送方式

Info

Publication number: JPH02210931A
Application number: JP2973989A
Authority: JP
Inventors: Takahiro Jinushi; 隆宏地主; Kazuo Yasue; 安江　一男
Original assignee: NEC Corp; NEC Software Shikoku Ltd
Current assignee: NEC Corp; NEC Software Shikoku Ltd
Priority date: 1989-02-10
Filing date: 1989-02-10
Publication date: 1990-08-22
Anticipated expiration: 2011-06-05
Also published as: JP2504822B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】し産業上の利用分野］本発明は、データの伝送を行う伝送路と、この伝送路に
接続され、上記データの授受を行う複数のデータ伝送装
置を有するデータ伝送方式に関する。

［従来の技術］従来、この種のデータ伝送方式においては、ファームウ
ェアをロードする場合、一般には、各データ伝送装置は
、自データ伝送装置に接続されているフロッピィディス
ク装置、カセット磁気テープ装置、磁気テープ装置など
を用いて、直接、続出書込記憶部にファームウェアをロ
ードするという方式が採られている。

［発明が解決しようとする課題］上述のような方式では、各データ伝送装置に、ブートロ
ード専用の装置を接続しなけらばならないなめ、価格増
の原因となる。更に、ファームウェアの変更が生じた場
合、全データ伝送装置に接続されているブートロード専
用装置の変更を必要とするなめ、運用上の問題点が多く
なるし、多大の工数がかかるという欠点がある。

［課題を解決するための手段コ本発明によるデータ伝送方式は、データの伝送を行う伝
送路と、該伝送路に接続され、前記データの授受を行う
少なくとも第１及び第２のデータ伝送装置を有するデー
タ伝送方式において、前記第１のデータ伝送装置が前記
伝送路に特定のパターンが流れていることを検出した場
合、前記第２のデータ伝送装置に、前記第１のデータ伝
送装置が必要とするファームウェアのロードを要求する
手段と、前記第１のデータ伝送装置が前記伝送路に前記特定のパ
ターンが流れていなければ該特定のパターンが流れるま
で待ち続ける手段とを備える。

［実施例］次に、本発明について図面を参照して説明する。

第２図は本発明の適用されるデータ伝送システムの構成
を示すブロック図である。第２図において、１〜４はデ
ータ伝送装置、１１〜１４は各データ伝送装置１〜４間
のループ状伝送路である。データ伝送システムは、複数
のデータ伝送袋′ｆ１１〜／１とループ状伝送路１１〜
１４から構成されている。

第１図は第２図のデータ伝送袋ｒ！ｔ１の構成を示すブ
ロック図である。この第１図において、第２図と同一符
号のものは相当部分を示す、データ伝送装置１は、伝送
路制御回路２１と、この伝送路制御回路２１を制御し、
各種データの授受を行う（ファームウェア制御を行う）
プロセッサ２２と、そのファームウェアを格納している
ＲＯＭ部２７と、ＲＯＭ部２７をアクセスするためのア
ドレスを示すアドレス線８１と、ＲＯＭ部２７からファ
ームウェアを読出すためのデータ線８２とを有する。

更に、データ伝送装置１は、データバス５１と、伝送路
制御回路２１を制御するための制御信号を伝送する信号
線群５２と、割込信号をプロセッサ２２に送出する割込
線５３とを有する。

また、データ伝送装置１は、データ伝送装置１として必
要なファームウェアが書込まれるファームウェア記憶部
（即ち、続出書込記憶部）２３と、ファームウェア記憶
部２３をアクセスするための制御信号およびアドレス信
号のための信号線群６１と、ファームウェア記憶部２３
とプロセッサ２２とを結ぶデータバス７１と、データ伝
送装置自身のファームウェアの状態情報を格納しておく
制御記憶部２４と、制御記憶部２４をアクセスするため
の制御信号およびアドレス信号のための信号線群６２と
を有する。

加えて、データ伝送装置ｌは、時間監視を行うためのタ
イマ２５と、タイマ２５を制御するための信号線群５４
と、タイマ２５からプロセッサ２２への割込を示す割込
線５５と、ループ状伝送路以外で他装置との制御を行う
Ｉ１０ボート２６と、Ｉ１０ボート２６をアクセスする
ための制御線群５６と、Ｉ１０ボート２６からプロセッ
サ２２への割込を示す割込線５７と、Ｉ１０ボート２６
と他装置とのインタフェースを示すインタフェース線１
５から構成されている。

尚、データ伝送装置２．３．４の各々も、第１図のデー
タ伝送袋ｒｌ１１と実質的に同じ回路構成を有する。

第３図は第１図の実施例における伝送制御回路２１に係
る部分を抽出した構成例を示すブロック図である。

第３図において、第１図および第２図と同一符号のもの
は相当部分を示す。伝送路制御回路２１は、フレームの
検出を行うフレーム検出回路３１と、フレーム検出回路
３１から発生されるフレーム受信指示信号４１、トーク
ンフレームの受信の正当性を報告する信号４４、および
自局宛のフレームの受信の正当性を報告するＦｅ２Ｏに
信号４２により、フレーム受信を行うフレーム受信回路
３２、フレームの送信を行うフレーム送信回路３３、フ
レーム受信回路３２において自宛のフレームでなければ
フレームを通過させるためのデータ線４３から構成され
る。

第４図は本発明に適用される一般的なフレームの形式（
フォーマット）を示す説明図である。

伝送路１１〜１４（第２図参照）に流れる一般的なフレ
ームは、”０１１１１１１０”を示すフラグパターンＦ
、送信先のアドレスを示す送信先アドレスＤＡ、送信元
のアドレスを示す送信元アドレスＳＡ、制御情報Ｃ、デ
ータ情報Ｉ、およびフレ−ムチェックシーゲンスで巡回
冗長検査を行うＥＳＣから構成されている。尚、上記デ
ータ情報■は、フレームの構成の一部としては省略され
ることもある。

第５図は第１図の制御記憶部２４に書込まれるファーム
ウェア状態情報の形式（フォーマット）を示す説明図で
ある。

Ｐ、Ｑ、Ｒ，Ｓ、Ｕ、Ｖ、Ｗ、Ｘ！、ｔ、ファームウェ
アの種別を示しており、各ビットが論理“１”レベルで
あると、その種別のファームウェアのロードを必要とし
ている。

今、データ伝送装置２を立上げるとする。

データ伝送装置２において電源投入すると、プロセッサ
２２は、ＲＯＭ部２７に格納されているファームウェア
により、伝送路にトークンフレームが流れているかどう
かを見に行くため、信号線４４がオンかどうかを見に行
く、オンであれば、伝送路に１・−クンフレームが流れ
ていることを検出し、ループ状伝送路が使用できること
を知る。プロセッサ２２は、制御線群５２、データバス
５１を通して、第４図に従ったフォーマットで、フレー
・ム送信回路３３内の送信バッファに書込む、このとき
の制御情報Ｃは、制御記憶部２４のファームウェア状態
情報を示すコマンド（以降、ファームウェアリクエスト
フレームＡと称す）であり、送信先アドレスＤＡはデー
タ伝送装置１、送信元アドレスＳＡはデータ伝送装置２
である。データ情報Ｉは、第５図のフォーマットでＲ＝
１（ファームウェアＲを必要とする）になっている。

次に、プロセッサ２２は、制御線群５２を通して送信起
動を行うと、フレーム送信回路３３は、フレームを伝送
路１１に出す、やがて、データ伝送装置１は、伝送路１
１から入ってくるフレームをフレーム検出回路３１が自
局宛であることを検出し、フレーム受信指示４１がフレ
ーム受信回路３２を起動し、フレーム受信口ｖ＠３２内
の受信バッファに書込む。フレーム受信回路３２はＦＣ
ＳＯＫ信号４２が出ることにより、受信バッファにデー
タが正常に入ったとして、データ伝送装置１のプロセッ
サ２２に割込を起す。

プロセッサ２２は割込により、フレーム受信口１１ｔ＆
３２内の受信バッファを読出ずと、ファームウェアリク
エストフレームＡであることがわかり、更に、第５図の
フォーマットを読出すことにより、ファームウェアＲの
ロードを要求していることがわかり、すでに、ファーム
ウェア記憶部２３に書込まれているファームウェアＲを
信号線６１、データバス７１を通して読出し、第４図の
フォーマントに従って、フレーム送信回路３３内の送信
バッファに書込む。このときの制御情報Ｃは、ファーム
ウェアロードを示すもの（以降、ロードコマンドフレー
ムＢと称す）であり、送信先アドレスＤＡはデータ伝送
装置２のアドレス、送信元アドレスＳＡはデータ伝送装
置１のアドレス、データ情報■は第５図のフォーマット
を付け、その後にファームウェアＲを付ける。このとき
の第５図のフォーマットはＲ＝１である。

次に、データ伝送装置１のプロセ・ｙす２２は、制御線
群５２を通してフレーム送信回路３３を起動し、伝送Ｎ
１１１に送出する。データ伝送装置２宛のロードコマン
ドフレームＢは、データ伝送装置２のフレーム受信回路
３２内の受信バッファに書込まれ、データ伝送装置２の
プロセッサ２２に割込１ｉ５３を通して知らせられる。

従って、データ伝送装置２のプロセッサ２２は、フレー
ム受信回路３２内の受信バッファを読出すことにより、
ファームウェアＲが転送されたことを知り、ファームウ
ェア記憶部２３に訓練群５２、データバス５１、信号線
群６１、データバス７１を通しファームウェアＲを格納
する。この後、データ伝送装置２のプロセッサ２２は、
制御記憶部２４内のファームウェア状態情報のＲの値を
論理″１″ルベルから論理“０″レベルにリセットする
。

データ伝送装置２において電源投入した後、伝送路にト
ークンフレームが流れているかどうかを見に行き、トー
クンフレームが流れていなければ、即ち、信号線４４が
オフであれば、プロセッサ２２はＲＯＭ部２７に格納さ
れているファームウェアにより、信号線４４がオンにな
るまで待ち続ける。これは、トークンフレームが流れて
きた場合、すぐに反応して、ファームウェアのロードの
要求を得るためである。

以上、１−−クンパッシング方式のループ状伝送路につ
いて、トークンフレームを特殊パターンとして説明した
が、フレームの形態をなさなくても、単なるビットパタ
ーンでも良いのは言うまでもない、又、第６図のデータ
伝送装′１１１０１と１０２間、及び第７図のデータ伝
送装置１１１〜１１４間における伝送路においても、同
じである。

［発明の効果］以上説明したように本発明は、各データ伝送装置が立上
るときに、データ伝送装置に接続されている伝送路に特
定のフレームが流れているか否かを判別し、特定のフレ
ームが流れていたことを検出したことにより、伝送路が
使用できることを知り、特定のデータ伝送装置に必要と
するファームウェアの要求を行う。これにより、特定の
データ伝送装置から必要なファームウェアをダウンロー
ドしてもらうことができるため、フロッピィディスク装
置、カセッｉ−磁気テープ装置等の記憶蝶棒を設ける必
要はないという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータ伝送方式が適用
されるデータ伝送装置の構成を示すブロック図、第２図
は本発明の適用されるデータ伝送システムの例を示すブ
ロック図、第３図は第１図の伝送制御回路に係る部分を
抽出した構成を示すブロック図、第４図は本発明に適用
される一般的なフレームの形式を示す説明図、第５図は
ファームウェア状態情報の形式を示す説明図、第６図お
よび第７図はそれぞれ本発明に適用されるデータ伝送シ
ステムの他の例を示すブロック図である。１〜５．１０１．１０２．１１１〜１１４・・・データ
伝送装置、１１〜１３．５１１．６１１・・・伝送路、
２１・・・伝送路制御回路、２２・・・プロセッサ、２
３・・・ファームウェア記憶部、２４・・・制御記憶部
、２５・・・タイマ、２６・・・Ｉ１０ボート、２７・
・・ＲＯＭ部、３１・・・フレーム検出回路、３２・・
・フレーム受信回路、３３・・・フレーム送信回路、４
１〜４４・・・信号線、５３．５５．５７・・・割込線
、６１．６２・・・制御およびアドレス線、５１．７１
・・・データバス、８２・・・データ線、５２．５４．
５６・・・制御線群、８１・・・アドレス線、１５・・
・インタフェース。第１図第図第図第図第図第図

Claims

【特許請求の範囲】１、データの伝送を行う伝送路と、該伝送路に接続され
、前記データの授受を行う少なくとも第１及び第２のデ
ータ伝送装置を有するデータ伝送方式において、前記第１のデータ伝送装置が前記伝送路に特定のパター
ンが流れていることを検出した場合、前記第２のデータ
伝送装置に、前記第１のデータ伝送装置が必要とするフ
ァームウェアのロードを要求する手段と、前記第１のデータ伝送装置が前記伝送路に前記特定のパ
ターンが流れていなければ該特定のパターンが流れるま
で待ち続ける手段とを備えたデータ伝送方式。