JPS59135594A - 遠隔制御方式 - Google Patents
遠隔制御方式Info
- Publication number
- JPS59135594A JPS59135594A JP958083A JP958083A JPS59135594A JP S59135594 A JPS59135594 A JP S59135594A JP 958083 A JP958083 A JP 958083A JP 958083 A JP958083 A JP 958083A JP S59135594 A JPS59135594 A JP S59135594A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- control
- data
- data transmission
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、データ伝送システムにおける遠隔制御方式に
関する。
関する。
従来技術
遠隔地に置かれた複数のデータ処理装置間を、伝送回線
で接続して分散処理葡行なうデータ伝送システムにおい
て、遠隔地に置かれたデータ処理装置に対して電源立ち
上げやイニシャル・プログラム・ロード（ＩＰＬ）等の
制御音、データ処理装置毎にオペレータを置くことなく
行なうには、次のような方式がとられている。
で接続して分散処理葡行なうデータ伝送システムにおい
て、遠隔地に置かれたデータ処理装置に対して電源立ち
上げやイニシャル・プログラム・ロード（ＩＰＬ）等の
制御音、データ処理装置毎にオペレータを置くことなく
行なうには、次のような方式がとられている。
第１図を参照すると、従来の伝送システムにおいては、
各データ処理装置ＡＩ／１１：制御機構Ｂを付加し、そ
の制御機構Ｂに対して集中監視装置Ｃから制御信号を送
るという方式がとられている。
各データ処理装置ＡＩ／１１：制御機構Ｂを付加し、そ
の制御機構Ｂに対して集中監視装置Ｃから制御信号を送
るという方式がとられている。
したがって、各データ処理装置Ａは制御機構Ｂを常時備
えておかなければならず、また遠隔制御全行なえるのは
集中監視装置Ｃのみであるという欠点がある。
えておかなければならず、また遠隔制御全行なえるのは
集中監視装置Ｃのみであるという欠点がある。
本発明の目的は上述の欠点全解決し、マイクロプログラ
ムの常備全不要にしてメモリ効率を改良し、しかも任意
のデータ処理装置が他の任意のデータ処理装置に対して
遠隔制御を行なえるようにした遠隔制御方式を提供する
ことにある。
ムの常備全不要にしてメモリ効率を改良し、しかも任意
のデータ処理装置が他の任意のデータ処理装置に対して
遠隔制御を行なえるようにした遠隔制御方式を提供する
ことにある。
れらのデータ処理装置と接続した複数のデータ伝送装置
と、監視装置と、前記複数のデータ伝送装置および前記
監視装置全接続した共通伝送路と全備えたデータ伝送シ
ステムの遠隔制御方式において、 前記監視装置は、 データ処理装置制御用マイクロプログラムを格納する制
御記憶手段と、 複数のデータ処理装置のいずれか１つから指示に応答し
て前記マイクロプログラム中から他の１つのデータ処理
装置全制御するためのマイクロ命令を選択する選択手段
と、 この選択手段で選択されたマイクロ命令を前記他の１つ
のデータ処理装置と接続したデータ伝送装置に送信する
送信手段と、 前記他の１つのデータ処理装置と接続したデータ伝送装
置からのマイクロ命令格納完了を示す信号に応答して該
データ伝送装置全制御することが可能であることを表示
する表示フレームを前記複数のデータ処理装置のいずれ
た１つに送信する送信手段と、 前記他の１つのデータ処理装置を除く複数のデータ処理
装置のうちの予め定めた１つは、前記監視装置からの前
記表示フレームに応答して前記他の１つのデ、−夕処理
装置と接続したデータ伝送装置全制御するための制御フ
レームを送出する手段とを備え、 前記データ伝送装置の少なくとも１つは、前記監視装置
からのマイクロ命令を格納する制御記憶手段と、 この制御記憶手段へのマイクロ命令格納動作完了に応答
して前記完了を示す信号を前記監視装置に送信する手段
と、 前記複数のデータ処理装置のいずれか１つからの前記制
御フレームの受信に応答して前記制御記憶手段から読み
出された前記マイクロ命令を解読し前記複数のデータ処
理装置のいずれか１つに解読結果信号を送信する手段と
全備えたことを特徴とする。
と、監視装置と、前記複数のデータ伝送装置および前記
監視装置全接続した共通伝送路と全備えたデータ伝送シ
ステムの遠隔制御方式において、 前記監視装置は、 データ処理装置制御用マイクロプログラムを格納する制
御記憶手段と、 複数のデータ処理装置のいずれか１つから指示に応答し
て前記マイクロプログラム中から他の１つのデータ処理
装置全制御するためのマイクロ命令を選択する選択手段
と、 この選択手段で選択されたマイクロ命令を前記他の１つ
のデータ処理装置と接続したデータ伝送装置に送信する
送信手段と、 前記他の１つのデータ処理装置と接続したデータ伝送装
置からのマイクロ命令格納完了を示す信号に応答して該
データ伝送装置全制御することが可能であることを表示
する表示フレームを前記複数のデータ処理装置のいずれ
た１つに送信する送信手段と、 前記他の１つのデータ処理装置を除く複数のデータ処理
装置のうちの予め定めた１つは、前記監視装置からの前
記表示フレームに応答して前記他の１つのデ、−夕処理
装置と接続したデータ伝送装置全制御するための制御フ
レームを送出する手段とを備え、 前記データ伝送装置の少なくとも１つは、前記監視装置
からのマイクロ命令を格納する制御記憶手段と、 この制御記憶手段へのマイクロ命令格納動作完了に応答
して前記完了を示す信号を前記監視装置に送信する手段
と、 前記複数のデータ処理装置のいずれか１つからの前記制
御フレームの受信に応答して前記制御記憶手段から読み
出された前記マイクロ命令を解読し前記複数のデータ処
理装置のいずれか１つに解読結果信号を送信する手段と
全備えたことを特徴とする。
発明の実施例
次に本発明について、図面を参照して詳細に説明する。
第２図全参照すると、本発明全適用するデータ伝送シス
テムは、共通伝送回線としてのループ状の伝送路を備え
、これにデータ伝送装置１３台、監視装置を１台接続し
て構成されている。データ処理装置６，７および８はそ
れぞれデータ伝送装置３，４および５を介してループ状
伝送回線１で相互接続されている。データ処理装置６〜
８のうちの各々は、任意のデータ処理装置に対してデー
タ伝送装置およびループ状伝送回線を介して通常のフレ
ーム転送をすることができる。監視装ｆｔ２は制御用の
各種オプショナル・ファームウェアを記憶ｌ管理してお
り、これ全任意のデータ処理装置の要求によフ必要に応
じて任意データ伝送装置中の制御メモリにロードできる
。
テムは、共通伝送回線としてのループ状の伝送路を備え
、これにデータ伝送装置１３台、監視装置を１台接続し
て構成されている。データ処理装置６，７および８はそ
れぞれデータ伝送装置３，４および５を介してループ状
伝送回線１で相互接続されている。データ処理装置６〜
８のうちの各々は、任意のデータ処理装置に対してデー
タ伝送装置およびループ状伝送回線を介して通常のフレ
ーム転送をすることができる。監視装ｆｔ２は制御用の
各種オプショナル・ファームウェアを記憶ｌ管理してお
り、これ全任意のデータ処理装置の要求によフ必要に応
じて任意データ伝送装置中の制御メモリにロードできる
。
第３図を参照すると、データ伝送装置中の一実施例は、
ループ状伝送回線からのフレームデータを受信する受信
回路１０１、受信フレームの種別全判別して制御全行な
う受信制御回路１０２、ループ状伝送回線へのフレーム
・データ送信回路１０３、これを制御する送信制御回路
１０４、ファームウェアの実行アドレスを制御するシー
ケンサ（５Ｑ）１０５．７アームウエアが常駐している
読出専用制御メモリ（Ｃ８／１％ＯＭ）１０６、必要時
のみファームウェアがロードされる読み書き可能制御メ
モリ（Ｃ８／ＲＡＭ）１０７、これらの制御メモリヘア
ドレスヲ供給するアドレス・レジスタ（ＭＡＲ，）１０
８、制御メモリ１０６または１０７から読み出された内
容を格納するマイクロ命令レジスタ（ＭＩＲ） １０９
およびこのレジスタ１０９の内容全解釈してマイクロ命
令を実行するマイクロ命令実行回路１１０を含む。
ループ状伝送回線からのフレームデータを受信する受信
回路１０１、受信フレームの種別全判別して制御全行な
う受信制御回路１０２、ループ状伝送回線へのフレーム
・データ送信回路１０３、これを制御する送信制御回路
１０４、ファームウェアの実行アドレスを制御するシー
ケンサ（５Ｑ）１０５．７アームウエアが常駐している
読出専用制御メモリ（Ｃ８／１％ＯＭ）１０６、必要時
のみファームウェアがロードされる読み書き可能制御メ
モリ（Ｃ８／ＲＡＭ）１０７、これらの制御メモリヘア
ドレスヲ供給するアドレス・レジスタ（ＭＡＲ，）１０
８、制御メモリ１０６または１０７から読み出された内
容を格納するマイクロ命令レジスタ（ＭＩＲ） １０９
およびこのレジスタ１０９の内容全解釈してマイクロ命
令を実行するマイクロ命令実行回路１１０を含む。
第４図を参照すると、第２図の前記監視装置２は、受信
フレームの制御を行なう受信制御部２０１、送信フレー
ムの制御全行なう送信制御部２０２、および種々のオプ
ショナル・ファームウェアを記憶・管理する記憶部２０
３から構成される。
フレームの制御を行なう受信制御部２０１、送信フレー
ムの制御全行なう送信制御部２０２、および種々のオプ
ショナル・ファームウェアを記憶・管理する記憶部２０
３から構成される。
第５図を参照すると、第２図のデータ処理装置６〜８の
それぞれは、受信部３０１、送信部３０２および制御部
３０３から構成される。
それぞれは、受信部３０１、送信部３０２および制御部
３０３から構成される。
今、−例として、第２図の構成においてＥＳ７がＥＳ６
の電源を立ち上げる制御を行なう動作を第６図を参照し
て詳細に説明する。データ処理装置７から送信されたフ
ァームウェア・ロード要求フレームを監視装置２の受信
制御部２０１が検出すると、その内容が解読される。こ
の例では記憶部２０３に格納されているマイクロプログ
ラムの中から電源制御用マイクロ命令が読出され、その
送信制御部２０２に送られる。ファームウェア・ロード
・フレームによフデータ伝送装置３宛に送信される。デ
ータ伝送装置３の受信制御回路１０２は受信回路１０１
に介してこの自局宛ファームウェア・ロード・フレーム
全検出すると、フレーム中のマイクロ命令をＣ８／几ｋ
ＮＮｏ７ｖｃ書き込む。
の電源を立ち上げる制御を行なう動作を第６図を参照し
て詳細に説明する。データ処理装置７から送信されたフ
ァームウェア・ロード要求フレームを監視装置２の受信
制御部２０１が検出すると、その内容が解読される。こ
の例では記憶部２０３に格納されているマイクロプログ
ラムの中から電源制御用マイクロ命令が読出され、その
送信制御部２０２に送られる。ファームウェア・ロード
・フレームによフデータ伝送装置３宛に送信される。デ
ータ伝送装置３の受信制御回路１０２は受信回路１０１
に介してこの自局宛ファームウェア・ロード・フレーム
全検出すると、フレーム中のマイクロ命令をＣ８／几ｋ
ＮＮｏ７ｖｃ書き込む。
これが完了すると送信制御回路１０４が起動されて、フ
ァームウェア・ロードの完了１］フレームが監視装置２
宛に送信される。監視装置２が受信制御部２０１で完了
通知フレームを検出すると。
ァームウェア・ロードの完了１］フレームが監視装置２
宛に送信される。監視装置２が受信制御部２０１で完了
通知フレームを検出すると。
送信制御部２０２が起動されて、データ伝送装置３が制
御動作可能であること全通知するフレームがデータ処理
装置７宛に送信される。データ処理装置７の制御音序、
、３０３は、受信部３０１を介して受信したフレームが
制御動作可能通知フレームであることを検出すると、送
信部３０２に起動をかけて、電源立ち上げ制御用フレー
ムをデータ伝送装置３宛に送信する。データ伝送装置３
において、その受信制御回路１０２が自局宛制御フレー
ムを検知すると、シーケンサ１０５へ信号全送ってファ
ームウェア実行シーケンス′１ｔＣ８／ＲＵＭ １０６
に常駐の通常ファームウェアからＣ８／ＲＡＭ１０７に
ロードされたオプショナル・ファームウェアへと移す。
御動作可能であること全通知するフレームがデータ処理
装置７宛に送信される。データ処理装置７の制御音序、
、３０３は、受信部３０１を介して受信したフレームが
制御動作可能通知フレームであることを検出すると、送
信部３０２に起動をかけて、電源立ち上げ制御用フレー
ムをデータ伝送装置３宛に送信する。データ伝送装置３
において、その受信制御回路１０２が自局宛制御フレー
ムを検知すると、シーケンサ１０５へ信号全送ってファ
ームウェア実行シーケンス′１ｔＣ８／ＲＵＭ １０６
に常駐の通常ファームウェアからＣ８／ＲＡＭ１０７に
ロードされたオプショナル・ファームウェアへと移す。
そして、オプショナル・ファームウェア制御のもとに、
受信された制御フレームの内容がファームウェア実行回
路で解読され、データ処理装置６へ電源立ち上げ制御信
号が送られ、データ処理装置６において電源が立ち上げ
られる。
受信された制御フレームの内容がファームウェア実行回
路で解読され、データ処理装置６へ電源立ち上げ制御信
号が送られ、データ処理装置６において電源が立ち上げ
られる。
以上全まとめると、この電源制御における各装置の動作
は第６図のフローチャートのようになる。
は第６図のフローチャートのようになる。
なお、上述においてはデータ処理装置７がデータ処理装
置６の電源立ち上げ制御を行なう場合について説明した
が、制御データ処理装置および、被制御データ処理装置
は任意であり、また目的とする制御の内容も、ロードさ
れるファームウェアの種類全選択することにより、イン
シャライズ・ダンプ等、いろいろと考えられる。また、
共通伝送回想についても、ループ状の伝送路を例とじて
あげたが、その他にもいろいろな伝送回線の適用が考え
られ、たとえば、バス状の伝送路の場合には第７図のよ
うになる。第７図のデータ伝送システムは、２第２図の
データ伝送システムの例におけるループ状伝送回線１を
、バス状伝送回線４０１に置き換えた例である。データ
処理装置４０４は第２図のデータ処理装置６〜８に相当
し、データ伝送装置４０３は第２図のデータ伝送装置３
〜５に相当し、監視装置４０２は第２図の監視装置２に
相当する。第７図のデータ伝送システムにおける遠隔制
御を行なう時の動作については第２図のデータ伝送シス
テムにおける場合の動作と全く同じである。
置６の電源立ち上げ制御を行なう場合について説明した
が、制御データ処理装置および、被制御データ処理装置
は任意であり、また目的とする制御の内容も、ロードさ
れるファームウェアの種類全選択することにより、イン
シャライズ・ダンプ等、いろいろと考えられる。また、
共通伝送回想についても、ループ状の伝送路を例とじて
あげたが、その他にもいろいろな伝送回線の適用が考え
られ、たとえば、バス状の伝送路の場合には第７図のよ
うになる。第７図のデータ伝送システムは、２第２図の
データ伝送システムの例におけるループ状伝送回線１を
、バス状伝送回線４０１に置き換えた例である。データ
処理装置４０４は第２図のデータ処理装置６〜８に相当
し、データ伝送装置４０３は第２図のデータ伝送装置３
〜５に相当し、監視装置４０２は第２図の監視装置２に
相当する。第７図のデータ伝送システムにおける遠隔制
御を行なう時の動作については第２図のデータ伝送シス
テムにおける場合の動作と全く同じである。
発明の効果
本発明には、データ伝送システムにおいて、必要時のみ
データ伝送装置にファームウェアのロード？行なえば、
通常のフレーム転送により、任意のデータ処理装置から
任意のデータ処理装置に対して遠隔制御を行なうことが
でき、しかもメモリ効率も良いという効果がある。
データ伝送装置にファームウェアのロード？行なえば、
通常のフレーム転送により、任意のデータ処理装置から
任意のデータ処理装置に対して遠隔制御を行なうことが
でき、しかもメモリ効率も良いという効果がある。
第１図は、従来のデータ伝送システムを示す図、第２図
は、本発明におけるデータ伝送シスチーム（ループ状伝
送路の場合）全示す図、第３図は、データ伝送装置の本
発明ＶＣ係る部分の回路を示す図、第４図は、監視装置
の構成を示す図、第５図は、データ処理装置の構成を示
す図、第６図は、本発明の一実施例の動作を示すフロー
チャート、およ第１図から第７図において、Ａ・・・・
・・データ処理装置、Ｂ・・・・・・制御機構、Ｃ・・
・・・・集中監視装置、１・・・・・・ループ状伝送回
線、２・・・・・・監視装置、３〜５・・・・・・デー
タ伝送装置、６〜８・・・・・・データ処理装置、１０
１・・・・・・受信回路、１０２・・・・・・受信制御
回路、１０３・・・・・・送信回路、１０４・・・・・
・送信制御回路、１０５・・・・・・シーケンサ、１０
６・・・・・読出専用制御メモＩＪ（０８βＯＭ）、１
０７・・・・・・読み書き可能制御メモリ（Ｃ８／ＲＡ
Ｍ）１０８・・・・・・アドレス・レジスタ（ＭＡＲ，
）、 １０９・・・・・・マイクロ命令レジスタ（ＭＩ
Ｒ）、 １１０・・・・・・マイクロ命令実行回路、
２０１・・・・・・受信制御部、２０２・・・・・・送
信制御部、２ｏ３・・・・・・記憶部、３０１・・・・
・・受信部、３０２・・川・送信部、３０３・・・・・
・制御部、４０１・・・・・・バス状伝送回線、４０２
・・・・・・監視装置（８ＶＵ）、 ４０３・旧・・デ
ータ伝送装置（ＮＳ）、 ４０４・・・・・・データ処
理装置（ＢＳ）。 冥 ／亙 ２２ 図 ｖ 、３ 図 ２１．３ 冥 ４ 図 Ｘ 、Ｓ乏 篤 ６ 図 ４＃ 第 ７固
は、本発明におけるデータ伝送シスチーム（ループ状伝
送路の場合）全示す図、第３図は、データ伝送装置の本
発明ＶＣ係る部分の回路を示す図、第４図は、監視装置
の構成を示す図、第５図は、データ処理装置の構成を示
す図、第６図は、本発明の一実施例の動作を示すフロー
チャート、およ第１図から第７図において、Ａ・・・・
・・データ処理装置、Ｂ・・・・・・制御機構、Ｃ・・
・・・・集中監視装置、１・・・・・・ループ状伝送回
線、２・・・・・・監視装置、３〜５・・・・・・デー
タ伝送装置、６〜８・・・・・・データ処理装置、１０
１・・・・・・受信回路、１０２・・・・・・受信制御
回路、１０３・・・・・・送信回路、１０４・・・・・
・送信制御回路、１０５・・・・・・シーケンサ、１０
６・・・・・読出専用制御メモＩＪ（０８βＯＭ）、１
０７・・・・・・読み書き可能制御メモリ（Ｃ８／ＲＡ
Ｍ）１０８・・・・・・アドレス・レジスタ（ＭＡＲ，
）、 １０９・・・・・・マイクロ命令レジスタ（ＭＩ
Ｒ）、 １１０・・・・・・マイクロ命令実行回路、
２０１・・・・・・受信制御部、２０２・・・・・・送
信制御部、２ｏ３・・・・・・記憶部、３０１・・・・
・・受信部、３０２・・川・送信部、３０３・・・・・
・制御部、４０１・・・・・・バス状伝送回線、４０２
・・・・・・監視装置（８ＶＵ）、 ４０３・旧・・デ
ータ伝送装置（ＮＳ）、 ４０４・・・・・・データ処
理装置（ＢＳ）。 冥 ／亙 ２２ 図 ｖ 、３ 図 ２１．３ 冥 ４ 図 Ｘ 、Ｓ乏 篤 ６ 図 ４＃ 第 ７固
Claims (1)
- 【特許請求の範囲】 複数のデータ処理装置と、これらのデータ処理装置と接
続した複数のデータ伝送装置と、監視装置と、前記複数
のデータ伝送装置および前記監視装置全接続した共通伝
送路と全備えたデータ伝送システムの遠隔制御方式にお
いて、 前記監視装置は、 データ処理装置制御用マイクロプログラム全格納する制
御記憶手段と、 複数のデータ処理装置のいずれか１つからの指示に応答
して前記マイクロプログラム中から他の１つのデータ処
理装置を制御するためのマイクロ命令を選択する選択手
段と、 この選択手段で選択されたマイクロ命令を前記他の１つ
のデータ処理装置と接続したデータ伝送装置に送信する
送信手段と、 前記他の１つのデータ処理装置と接続したデータ伝送装
置からのマイクロ命令格納完了を示す信号に応答して該
データ伝送装置を制御することが可能であること全表示
する表示フレーム全前記複数のデータ処理装置のいずれ
か１つに送信する送信手段と、 前記他の１つのデータ処理装置を除く複数のデータ処理
装置のうちの予め定めた１つは、前記監視装置からの前
記表示フレームに応答して前記他の１つのデータ処理装
置と接続したデータ伝送装置を制御する丸めの制御フレ
ームを送出する手段と全備え、 前記データ伝送装置の少なくとも１つは、前記監視装装
置からのマイクロ命令全格納する制御記憶手段と、 この制御記憶手段へのマイクロ命令格納動作完了に応答
して前記完了を示す信号を前記監視装置に送信する手段
と、 前記複数のデータ処理装置のいずれか１つからの前記制
御フレームの受信に応答して前記制御起請 憶手段から読み出された前記マイクロ命令を解Ｉ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP958083A JPS59135594A (ja) | 1983-01-24 | 1983-01-24 | 遠隔制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP958083A JPS59135594A (ja) | 1983-01-24 | 1983-01-24 | 遠隔制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59135594A true JPS59135594A (ja) | 1984-08-03 |
| JPH035635B2 JPH035635B2 (ja) | 1991-01-28 |
Family
ID=11724242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP958083A Granted JPS59135594A (ja) | 1983-01-24 | 1983-01-24 | 遠隔制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135594A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210931A (ja) * | 1989-02-10 | 1990-08-22 | Nec Corp | データ伝送方式 |
-
1983
- 1983-01-24 JP JP958083A patent/JPS59135594A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210931A (ja) * | 1989-02-10 | 1990-08-22 | Nec Corp | データ伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH035635B2 (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4562533A (en) | Data communications system to system adapter | |
| US5420987A (en) | Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units | |
| EP0182126B1 (en) | Directing storage requests during master mode operation | |
| US4467454A (en) | High-speed external memory system | |
| JPS5941033A (ja) | 電子式計算機装置 | |
| JPS59135594A (ja) | 遠隔制御方式 | |
| US4339795A (en) | Microcontroller for controlling byte transfers between two external interfaces | |
| US5649096A (en) | Bus request error detection | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| CA1114517A (en) | Data processing system with read operation splitting | |
| US4339797A (en) | Microcontroller with auxiliary register for duplicating storage of data in one memory location | |
| EP0206345B1 (en) | I/O structure for information processing system | |
| US5542057A (en) | Method for controlling vector data execution | |
| EP0321775B1 (en) | Secure data processing system using commodity devices | |
| JPS6029141B2 (ja) | 結合装置 | |
| JPS6135576B2 (ja) | ||
| JP3615306B2 (ja) | 記憶装置アクセスシステム | |
| JP2883091B2 (ja) | マルチプロセッサーシステム | |
| JP3594952B2 (ja) | 中央システムの操作を実行するための中央システムと衛星システムとの間のリンク | |
| JPH02730B2 (ja) | ||
| JPH08255083A (ja) | ソフトウェア・ダウンロード機能を備えるプロセッサ装置 | |
| JPS5985547A (ja) | マルチタスクプロセツサにおける排他的資源の管理方式 | |
| JPS6223894B2 (ja) | ||
| JPH065521B2 (ja) | メツセージ・バツフア・システム | |
| JPH0345410B2 (ja) |