JPH02205053A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02205053A JPH02205053A JP1024880A JP2488089A JPH02205053A JP H02205053 A JPH02205053 A JP H02205053A JP 1024880 A JP1024880 A JP 1024880A JP 2488089 A JP2488089 A JP 2488089A JP H02205053 A JPH02205053 A JP H02205053A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- ceramic case
- sealing
- semiconductor device
- tapered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000000919 ceramic Substances 0.000 claims abstract description 25
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000005394 sealing glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミックパッケージ構造の半導体装置に関す
る。
る。
従来、この種の半導体装置は気密性に優れ、高信頼度半
導体装置として用いられてきた。しかしながら、この半
導体装置の組立コストは、通常の樹脂封止□型半導体装
置・に・比べ高価であり、このコストを引・き下げるた
めに、材料、工程及びその歩留りの改善等の面から種々
の工夫及び改善が施されてきた。
□第２図は従来の半導体装置の一例を示す断面図
である。この半導体装置は、同図に示すよ゛うに、グリ
ーンシート法で製作されたセラミックケース１ａにスク
リーン□印刷法により金属ペーストを塗布し焼成し配線
を形成されている。また、この配線にろう付けで複□数
本のリードピン４がセラミックケース１ａの低面より突
出すように形成されている。更に、このセラミックケー
ス１ａは四角形状の開口を有し、・その開口面に半導体
チップ３が固着されるとともにリードピン４と接続され
る配線と半導体チップの入出力端子とがそれぞれ金属細
線５と接続されている。
導体装置として用いられてきた。しかしながら、この半
導体装置の組立コストは、通常の樹脂封止□型半導体装
置・に・比べ高価であり、このコストを引・き下げるた
めに、材料、工程及びその歩留りの改善等の面から種々
の工夫及び改善が施されてきた。
□第２図は従来の半導体装置の一例を示す断面図
である。この半導体装置は、同図に示すよ゛うに、グリ
ーンシート法で製作されたセラミックケース１ａにスク
リーン□印刷法により金属ペーストを塗布し焼成し配線
を形成されている。また、この配線にろう付けで複□数
本のリードピン４がセラミックケース１ａの低面より突
出すように形成されている。更に、このセラミックケー
ス１ａは四角形状の開口を有し、・その開口面に半導体
チップ３が固着されるとともにリードピン４と接続され
る配線と半導体チップの入出力端子とがそれぞれ金属細
線５と接続されている。
一方、半導体チップ３を搭載しとセラミックケース１ａ
の開口は、平板状のキャップ２ａで封止ガラスで気密に
密閉されている。
の開口は、平板状のキャップ２ａで封止ガラスで気密に
密閉されている。
しかしながら、上述した従来の半導体装置では、キャッ
プとセラミックケースの接着面が互いにセラミックケー
スの底面と平行な平面に形成されているため、キャップ
の密閉時に、キャップの位置ずれ起し、セラミックケー
スの密閉不良を起す問題がある。また、この密閉作業の
改善として、位置決め治具を用いてキャップ位置を調整
する方法が採られているが、この調整工数がかかるとい
う欠点がある。
プとセラミックケースの接着面が互いにセラミックケー
スの底面と平行な平面に形成されているため、キャップ
の密閉時に、キャップの位置ずれ起し、セラミックケー
スの密閉不良を起す問題がある。また、この密閉作業の
改善として、位置決め治具を用いてキャップ位置を調整
する方法が採られているが、この調整工数がかかるとい
う欠点がある。
本発明の目的は、キャップの位置−整が不用であるとと
もに密閉不良を起さない半導体装置を提供することにあ
る。
もに密閉不良を起さない半導体装置を提供することにあ
る。
本発明の半導体装置は、複数本のリードピンが一面より
突出し、前記一面の反対面に四角形状の開口を有し、そ
の開口面に半導体チップが固着されるとともに前記リー
ドピンと接続される配線が埋設されるセラミックケース
と、このセラミックケースの前記開口を気密に密閉する
キャップとを有する半導体装置において、前記セラミッ
クケース及び前記キャップとを互いに密閉する接着面が
テーパ状に形成された面を備え構成される。
突出し、前記一面の反対面に四角形状の開口を有し、そ
の開口面に半導体チップが固着されるとともに前記リー
ドピンと接続される配線が埋設されるセラミックケース
と、このセラミックケースの前記開口を気密に密閉する
キャップとを有する半導体装置において、前記セラミッ
クケース及び前記キャップとを互いに密閉する接着面が
テーパ状に形成された面を備え構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ＞及び（ｂ）は本発明による一実施例を説明
するために組立順に示した半導体装置の断面図である。
するために組立順に示した半導体装置の断面図である。
この半導体装置は、キャップ２の側面をテーパ状の接着
面６ａとし、セラミックケース１の開口の縁をやはり同
一の角度をもつテーパ状の接着面６に形成したことであ
る。゛それ以外は従来例と同じである。
面６ａとし、セラミックケース１の開口の縁をやはり同
一の角度をもつテーパ状の接着面６に形成したことであ
る。゛それ以外は従来例と同じである。
このような構造にすれば、密閉作業の際に、キャップ２
はセラミックケース１に対してセルフアライメント効果
を発揮し、位置ずれなく密閉出来る。また、このセラミ
ックケース１の接着面の内縁に沿って、セラミックケー
ス１の底面と平行な段差部を設ければ、キャップ２は、
この段差部より止められ、キャップ２が、底面と平行に
接着されるので、より密閉作業に有利である。
はセラミックケース１に対してセルフアライメント効果
を発揮し、位置ずれなく密閉出来る。また、このセラミ
ックケース１の接着面の内縁に沿って、セラミックケー
ス１の底面と平行な段差部を設ければ、キャップ２は、
この段差部より止められ、キャップ２が、底面と平行に
接着されるので、より密閉作業に有利である。
以上説明したように本発明の半導体装置は、セラミック
ケースとキャップとの接着面を互いにテーパ状の面に形
成したので、セラミックケースの密閉作業の際に、位置
決め治具を必要とすることなく、より低コストでキャッ
プが位置ずれ起すことなく密閉出来るという効果がある
。
ケースとキャップとの接着面を互いにテーパ状の面に形
成したので、セラミックケースの密閉作業の際に、位置
決め治具を必要とすることなく、より低コストでキャッ
プが位置ずれ起すことなく密閉出来るという効果がある
。
第１図（ａ）及び（ｂ）は本発明による一実施例を説明
するために組立順に示した半導体装置の断面図、第２図
は従来の半導体装置の一例を示す断面図である。 １．１ａ・・・セラミックケース、２．２ａ・・・キャ
ップ、３・・・半導体チップ、４・・・リードピン、５
・・・金属細線、６．６ａ・・・接着面。
するために組立順に示した半導体装置の断面図、第２図
は従来の半導体装置の一例を示す断面図である。 １．１ａ・・・セラミックケース、２．２ａ・・・キャ
ップ、３・・・半導体チップ、４・・・リードピン、５
・・・金属細線、６．６ａ・・・接着面。
Claims (1)
- 複数本のリードピンが一面より突出し、前記一面の反対
面に四角形状の開口を有し、その開口面に半導体チップ
が固着されるとともに前記リードピンと接続される配線
が埋設されるセラミックケースと、このセラミックケー
スの前記開口を気密に密閉するキャップとを有する半導
体装置において、前記セラミックケース及び前記キャッ
プとを互いに密閉する接着面がテーパ状に形成された面
をもつことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024880A JPH02205053A (ja) | 1989-02-02 | 1989-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024880A JPH02205053A (ja) | 1989-02-02 | 1989-02-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205053A true JPH02205053A (ja) | 1990-08-14 |
Family
ID=12150505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1024880A Pending JPH02205053A (ja) | 1989-02-02 | 1989-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205053A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6297355A (ja) * | 1985-10-23 | 1987-05-06 | Toshiba Corp | 気密封止型半導体装置 |
| JPS62195153A (ja) * | 1986-02-21 | 1987-08-27 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPS62298139A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置 |
-
1989
- 1989-02-02 JP JP1024880A patent/JPH02205053A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6297355A (ja) * | 1985-10-23 | 1987-05-06 | Toshiba Corp | 気密封止型半導体装置 |
| JPS62195153A (ja) * | 1986-02-21 | 1987-08-27 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| JPS62298139A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436407A (en) | Metal semiconductor package with an external plastic seal | |
| US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
| JPH02205053A (ja) | 半導体装置 | |
| JPH02126685A (ja) | 固体イメージセンサー | |
| JPH04352131A (ja) | 平板型表示装置 | |
| US5087963A (en) | Glass-sealed semiconductor device | |
| JPS6329973A (ja) | 電子写真複写装置 | |
| JPS61267363A (ja) | イメ−ジセンサ | |
| JPH0710495Y2 (ja) | 半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH0348446A (ja) | 半導体装置 | |
| JPH0240936A (ja) | 半導体装置のパッケージ | |
| JP2543661Y2 (ja) | マイクロ波トランジスタ | |
| JPH01123442A (ja) | 半導体装置用セラミツクパツケージ | |
| JPS6334276Y2 (ja) | ||
| JPS61240687A (ja) | 発光素子 | |
| JPS6218737A (ja) | 半導体装置用セラミツクパツケ−ジ | |
| JPH05315461A (ja) | 封止型電子部品および封止型電子部品の製造方法 | |
| JPS63240055A (ja) | 半導体装置 | |
| JPS6236287Y2 (ja) | ||
| JPH0382046A (ja) | 半導体装置 | |
| JPS60177656A (ja) | 半導体装置 | |
| JPS6293976A (ja) | 樹脂封止固体イメ−ジ・センサ− | |
| JPS6126247A (ja) | 半導体装置 | |
| JPH06125017A (ja) | 半導体装置 |