JPH0382046A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0382046A JPH0382046A JP1218966A JP21896689A JPH0382046A JP H0382046 A JPH0382046 A JP H0382046A JP 1218966 A JP1218966 A JP 1218966A JP 21896689 A JP21896689 A JP 21896689A JP H0382046 A JPH0382046 A JP H0382046A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- inner lead
- resin film
- insulating resin
- external terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 2
- 239000011521 glass Substances 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 7
- 238000005219 brazing Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 244000271437 Bambusa arundinacea Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にＰＧＡ（ＰｉｎＧｒｉ
ｄ Ａｒｒａｙ）型パッケージの半導体装置に関する。
ｄ Ａｒｒａｙ）型パッケージの半導体装置に関する。
従来のセラミックＰＧＡ型半導体装置は、第３図に示す
ように、内部リード３０８を金またはアルミ蒸着により
形成し、内部リードと外部端子とはメタライズ配線され
ていた。
ように、内部リード３０８を金またはアルミ蒸着により
形成し、内部リードと外部端子とはメタライズ配線され
ていた。
上述した従来の半導体装置は、グリーンシート毎に個別
に、金蒸着またはアルミ蒸着によって内部リードパター
ンを形成するので製造コストが高いという欠点がある。
に、金蒸着またはアルミ蒸着によって内部リードパター
ンを形成するので製造コストが高いという欠点がある。
また、セラミック焼結時の収縮により、内部リードと外
部端子とを接続しているメタライズ配線の位置に誤差が
生ずるため、内部リードの微細化が制約されるという欠
点がある。
部端子とを接続しているメタライズ配線の位置に誤差が
生ずるため、内部リードの微細化が制約されるという欠
点がある。
本発明の半導体装置は、表面に内部リードを設けた絶縁
性樹脂フィルムと、セラミック容器に設けた貫通穴と、
前記貫通穴を貫く外部端子と、前記絶縁性樹脂フィルム
の内部リードと外部端子とを電気的に接続するバンプ電
極を有している。
性樹脂フィルムと、セラミック容器に設けた貫通穴と、
前記貫通穴を貫く外部端子と、前記絶縁性樹脂フィルム
の内部リードと外部端子とを電気的に接続するバンプ電
極を有している。
次に、本発明について図面を参照して説明するＪ第１図
は本発明の第１の実施例の断面図である。
は本発明の第１の実施例の断面図である。
ポリイミド系の絶縁性樹脂フィルム１０９は。
セラミックキャップ１１２にアルミペースト１１１で固
着されている。内部リード１１０は絶縁性樹脂フィルム
ｌＯ上に設けられており、ボンディング線１０４を介し
て半導体索子１０５の電極に接続されている。半導体素
子１０５は、ろう材１０６によりセラミックキャップ１
１２に固着されている。外部端子１０２は、セラミック
容器１０１０貫通穴を通り、バンブ電極１０７を介して
、内部リード１１０に接続されている。外部端子１０２
とセラミック容器１０１との間には、低融点ガラス１０
８が充填されている。セラミックキャップ１１２とセラ
ミック容器１０１とは低融点ガラス１０３で封止されて
いる。
着されている。内部リード１１０は絶縁性樹脂フィルム
ｌＯ上に設けられており、ボンディング線１０４を介し
て半導体索子１０５の電極に接続されている。半導体素
子１０５は、ろう材１０６によりセラミックキャップ１
１２に固着されている。外部端子１０２は、セラミック
容器１０１０貫通穴を通り、バンブ電極１０７を介して
、内部リード１１０に接続されている。外部端子１０２
とセラミック容器１０１との間には、低融点ガラス１０
８が充填されている。セラミックキャップ１１２とセラ
ミック容器１０１とは低融点ガラス１０３で封止されて
いる。
本発明によると、内部リードは、絶縁性樹脂フィルム上
に設けられるので、セラミック容器を構成するグリーン
シート毎に設ける場合より加工が容易で製造コストの低
減が可能になる。また、外部端子がセラミック容器を貫
通しているので、外部端子を正確な位置に固定し、貫通
穴との空間に低融点ガラスを充填すれば、きわめて高い
精度で配置でき、内部リードの微細化を可能にする。
に設けられるので、セラミック容器を構成するグリーン
シート毎に設ける場合より加工が容易で製造コストの低
減が可能になる。また、外部端子がセラミック容器を貫
通しているので、外部端子を正確な位置に固定し、貫通
穴との空間に低融点ガラスを充填すれば、きわめて高い
精度で配置でき、内部リードの微細化を可能にする。
第２図は本発明の第２の実施例の断面図である。
半導体素子２０５の電極と内部リード２１０とは、バン
ブ電極２０４により電気的に接続されている。第１の実
施例では、半導体素子と内部リードとは、ボンディング
線を介した接続であり、内部リードと外部端子とはバン
ブ電極を介した接続であるため、２工程を要するのに対
し、第２の実施例では、両方ともバンブ電極を介した接
続であるため、同時に加工でき、工程削減が可能となり
、製造コスト低減と工期短縮がはかれるという利点があ
る。
ブ電極２０４により電気的に接続されている。第１の実
施例では、半導体素子と内部リードとは、ボンディング
線を介した接続であり、内部リードと外部端子とはバン
ブ電極を介した接続であるため、２工程を要するのに対
し、第２の実施例では、両方ともバンブ電極を介した接
続であるため、同時に加工でき、工程削減が可能となり
、製造コスト低減と工期短縮がはかれるという利点があ
る。
以上説明したように本発明は、内部リードパターンを絶
縁性樹脂フィルム上に形成し、内部リードとセラミック
容器を貫通した外部端子とをバンブ電極により接続する
ことにより、製造コストの低減と、内部リードの微細化
を可能にする効果がある。
縁性樹脂フィルム上に形成し、内部リードとセラミック
容器を貫通した外部端子とをバンブ電極により接続する
ことにより、製造コストの低減と、内部リードの微細化
を可能にする効果がある。
第１図及び第２図は本発明の第１及び第２の実施例の断
面図、第３図は従来の半導体装置゛の断面図である。 １０１・・・・・・セラミック基板、１０２・・・・・
・外部端子、１０３・・・・・・低融点ガラス、１０４
・・・・・・ボンディング線、１０５・・・・・・半導
体素子、１０６・・・・・・ろう材、１０７・・・・・
・バンブ電極、１０８・・・・・・低融点ガラス、１０
９・・・・・・絶縁性樹脂フィルム、１１０・・・・・
・内部リード、１１１・・・・・・アルミニウムペース
）、１１２・・・・・・セラミックキャップ、２０１・
・・・・・セラミック基板、２０２・・・・・・外部端
子、２０３・・・・・・低融点ガラス、２０４・・・・
・・バンブ電極、２０５・・・・・・半導体素子、２０
６・・・・・・ろう材、２０７・・・・・・バンブ電極
、２０８・・・・・・低融点ガラス、２０９・・・・・
・絶縁性樹脂フィルム、２１０・・・・・・内部リード
、２１１・・・・・・アルミニウムペースト、２１２・
・・・・・セラミックキャップ、３０１・・・・・・セ
ラミ、り基板、３０２・・・・・・外部端子、３０３・
・・・・・低融点ガラス、３０４・・・・・・ボンディ
ング線、３０５・・・・・・半導体素子、３０６・・・
・・・ろう材、３０７・・・・・・メタライズ配線、３
０８・・・・・・内部リード、３０９・旧・・金属キャ
ップ、３１０・・・・・・シール材、３１１・・・・・
・セラミックキャップ。
面図、第３図は従来の半導体装置゛の断面図である。 １０１・・・・・・セラミック基板、１０２・・・・・
・外部端子、１０３・・・・・・低融点ガラス、１０４
・・・・・・ボンディング線、１０５・・・・・・半導
体素子、１０６・・・・・・ろう材、１０７・・・・・
・バンブ電極、１０８・・・・・・低融点ガラス、１０
９・・・・・・絶縁性樹脂フィルム、１１０・・・・・
・内部リード、１１１・・・・・・アルミニウムペース
）、１１２・・・・・・セラミックキャップ、２０１・
・・・・・セラミック基板、２０２・・・・・・外部端
子、２０３・・・・・・低融点ガラス、２０４・・・・
・・バンブ電極、２０５・・・・・・半導体素子、２０
６・・・・・・ろう材、２０７・・・・・・バンブ電極
、２０８・・・・・・低融点ガラス、２０９・・・・・
・絶縁性樹脂フィルム、２１０・・・・・・内部リード
、２１１・・・・・・アルミニウムペースト、２１２・
・・・・・セラミックキャップ、３０１・・・・・・セ
ラミ、り基板、３０２・・・・・・外部端子、３０３・
・・・・・低融点ガラス、３０４・・・・・・ボンディ
ング線、３０５・・・・・・半導体素子、３０６・・・
・・・ろう材、３０７・・・・・・メタライズ配線、３
０８・・・・・・内部リード、３０９・旧・・金属キャ
ップ、３１０・・・・・・シール材、３１１・・・・・
・セラミックキャップ。
Claims (1)
- セラミック容器を貫通して設けた複数の外部端子と、絶
縁性樹脂フィルム上にパターンニングされて前記外部端
子のそれぞれと接続された内部リードと、前記セラミッ
ク容器又はセラミックキャップのいずれかに固着されて
前記内部リードと電気的に接続された半導体素子とを有
することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218966A JPH0382046A (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1218966A JPH0382046A (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0382046A true JPH0382046A (ja) | 1991-04-08 |
Family
ID=16728145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1218966A Pending JPH0382046A (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0382046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003035566A1 (fr) | 2001-10-25 | 2003-05-01 | Nippon Sheet Glass Co., Ltd. | Panneau de verre et procede de fabrication correspondant |
-
1989
- 1989-08-24 JP JP1218966A patent/JPH0382046A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003035566A1 (fr) | 2001-10-25 | 2003-05-01 | Nippon Sheet Glass Co., Ltd. | Panneau de verre et procede de fabrication correspondant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| WO1981000949A1 (en) | Double cavity semiconductor chip carrier | |
| JPH0454973B2 (ja) | ||
| JPH0382046A (ja) | 半導体装置 | |
| JP2003023133A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP2669072B2 (ja) | 集積回路パッケージ | |
| JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
| JPH0412538A (ja) | 半導体装置 | |
| JPS63147339A (ja) | 半導体装置 | |
| JPH0462961A (ja) | 半導体装置およびその製造方法 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JPS60187046A (ja) | 半導体装置およびその製造方法 | |
| JPS63253656A (ja) | 半導体装置 | |
| JPH0258354A (ja) | 半導体装置 | |
| JPH0228960A (ja) | 半導体装置 | |
| JPH08181171A (ja) | 半導体装置およびその製造方法 | |
| JPH0362557A (ja) | 半導体パッケージ | |
| JPH09219462A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63253657A (ja) | 半導体装置 | |
| JPH01185960A (ja) | ピングリツドアレイパツケージ | |
| JPH0457357A (ja) | 集積回路装置 | |
| JPH05206206A (ja) | 電子部品 | |
| JPH0714657U (ja) | 半導体装置 |