JPH0228960A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0228960A JPH0228960A JP63179735A JP17973588A JPH0228960A JP H0228960 A JPH0228960 A JP H0228960A JP 63179735 A JP63179735 A JP 63179735A JP 17973588 A JP17973588 A JP 17973588A JP H0228960 A JPH0228960 A JP H0228960A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor chip
- cap
- bonded
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000919 ceramic Substances 0.000 abstract description 14
- 238000007789 sealing Methods 0.000 abstract description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 4
- 241000218202 Coptis Species 0.000 description 2
- 235000002991 Coptis groenlandica Nutrition 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に係り、特にマイクロ波用に使
用されるパッケージの構造に関するものである。
用されるパッケージの構造に関するものである。
第５図〜第８図は従来のこの種の半導体装置を示すもの
で、第５図はパッケージ上にアセンブリされた状態の斜
視図、第６図は封止用のキャップを示す斜視図、第７図
は、第５図のパッケージの裏面側を示す斜視図、第８図
はアセンブリされた状態の断面図を示す。これらの図に
おいて、セラミック基板１上には各々チップ接看部、ワ
イヤ配線部、外部リード２との導通部（側面部）および
外部リード２の接着用にタングステン等のメタライズ部
３．４．５が形成されている。外部リード２とセラミッ
ク基板１との接着は裏面のメタライズ部５を介し銀ろう
付は等により接着され、金メツキ等の仕上げがメタライ
ズ部３．４．５および外部リード２に施され、パッケー
ジを構成している。
で、第５図はパッケージ上にアセンブリされた状態の斜
視図、第６図は封止用のキャップを示す斜視図、第７図
は、第５図のパッケージの裏面側を示す斜視図、第８図
はアセンブリされた状態の断面図を示す。これらの図に
おいて、セラミック基板１上には各々チップ接看部、ワ
イヤ配線部、外部リード２との導通部（側面部）および
外部リード２の接着用にタングステン等のメタライズ部
３．４．５が形成されている。外部リード２とセラミッ
ク基板１との接着は裏面のメタライズ部５を介し銀ろう
付は等により接着され、金メツキ等の仕上げがメタライ
ズ部３．４．５および外部リード２に施され、パッケー
ジを構成している。
パッケージ上面のメタライズ部３の１つには、全系半田
を用い半導体チップ６が接着され、半導体チップ６の各
々の電極より外部リード２と裏面および側面のメタライ
ズ部３および４により接続されている。セラミック基板
１の上面のメタライズ部３に金線等の金属細線７でワイ
ヤボンドが行われている。また、ワイヤボンド後におい
ては、半導体チップ６および金属細線７の外力による破
壊を防ぐため、凹状のセラミックキャップ８が工ポキシ
樹脂９等によりパッケージの上面周囲が接着されている
。
を用い半導体チップ６が接着され、半導体チップ６の各
々の電極より外部リード２と裏面および側面のメタライ
ズ部３および４により接続されている。セラミック基板
１の上面のメタライズ部３に金線等の金属細線７でワイ
ヤボンドが行われている。また、ワイヤボンド後におい
ては、半導体チップ６および金属細線７の外力による破
壊を防ぐため、凹状のセラミックキャップ８が工ポキシ
樹脂９等によりパッケージの上面周囲が接着されている
。
従来のパッケージは以上のように構成されているので、
パッケージ製造上、各メタライズ部３゜４．５の形成、
焼成は表、裏、側面と分割して行うためコストがかさむ
欠点があり、また、セラミック基板１上の各メタライズ
部３．４．５を介して外部リード２への電気的接続がな
されているため、このメタライズ部３〜５の高周波的な
ロスが発生し、性能を低下させるなどの問題点があった
。
パッケージ製造上、各メタライズ部３゜４．５の形成、
焼成は表、裏、側面と分割して行うためコストがかさむ
欠点があり、また、セラミック基板１上の各メタライズ
部３．４．５を介して外部リード２への電気的接続がな
されているため、このメタライズ部３〜５の高周波的な
ロスが発生し、性能を低下させるなどの問題点があった
。
この発明は、上記のような問題点を解決するためになさ
れたもので、パッケージの低コスト化が計れるとともに
、安定したパッケージ供給による半導体装置を得ること
を目的とする。
れたもので、パッケージの低コスト化が計れるとともに
、安定したパッケージ供給による半導体装置を得ること
を目的とする。
この発明に係る半導体装置は、リードフレーム上に半導
体チップの接着およびワイヤボンディングを行い、前記
リードフレーム上にキャップを半田付けし、このキャッ
プ内を樹脂封止したものである。
体チップの接着およびワイヤボンディングを行い、前記
リードフレーム上にキャップを半田付けし、このキャッ
プ内を樹脂封止したものである。
（作用）
この発明における半導体装置は、リードフレーム上にア
センブリを行い、このリードフレーム上にキャップを半
田付けし、キャップ内を樹脂封止したことから半導体チ
ップ、金属細線が保護され、高周波特性が向上する。
センブリを行い、このリードフレーム上にキャップを半
田付けし、キャップ内を樹脂封止したことから半導体チ
ップ、金属細線が保護され、高周波特性が向上する。
以下、この発明の一実施例を図面について説明する。
まず、第１図に示すように、金メツキ等で仕上げたリー
ドフレーム１０上に、半導体チップ６が金糸の半田で接
着され、半導体チップ６とリードフレーム（外部リード
）１０とを金属細線７等により接続し電極を取り出して
いる。次いで、第２図に示すように、リードフレーム１
０が接着される個所にメタライズ部８ａが形成された、
例えばセラミックキャップ８をリードフレーム１ｏに接
着し、第３図に示すように組み立てる。すなわち、第３
図に示すように、セラミックキャップ８の凹部８ｂに半
導体チップ６、金属細線７が内側になる方向でセラミッ
クキャップ８のメタライズ部８ａにリードフレーム１０
が金糸の半田で装着される。このようにして、組み立て
られたセミツクキャップ８内に第４図に示すように、エ
ポキシ樹脂等の封止樹脂１１を注入して樹脂封止を行い
、半導体装置を形成している。この樹脂封止により半導
体チップ６、金属細線７等が保護される。
ドフレーム１０上に、半導体チップ６が金糸の半田で接
着され、半導体チップ６とリードフレーム（外部リード
）１０とを金属細線７等により接続し電極を取り出して
いる。次いで、第２図に示すように、リードフレーム１
０が接着される個所にメタライズ部８ａが形成された、
例えばセラミックキャップ８をリードフレーム１ｏに接
着し、第３図に示すように組み立てる。すなわち、第３
図に示すように、セラミックキャップ８の凹部８ｂに半
導体チップ６、金属細線７が内側になる方向でセラミッ
クキャップ８のメタライズ部８ａにリードフレーム１０
が金糸の半田で装着される。このようにして、組み立て
られたセミツクキャップ８内に第４図に示すように、エ
ポキシ樹脂等の封止樹脂１１を注入して樹脂封止を行い
、半導体装置を形成している。この樹脂封止により半導
体チップ６、金属細線７等が保護される。
以上のような構成で半導体装置が形成されているため、
パッケージの基本部分がセラミックよりリードフレーム
１０となり、そのパッケージの製法が異なり低コスト化
が計れる。また、半導体チップ６より外部リード部２ま
での電気的接続が従来のようにメタライズ部を介するこ
となく行われるため、メタライズ部を通るための高周波
ロスが少なくなり、その伝達距離も短くなるため性能上
より高利得な半導体装置を得ることができる。
パッケージの基本部分がセラミックよりリードフレーム
１０となり、そのパッケージの製法が異なり低コスト化
が計れる。また、半導体チップ６より外部リード部２ま
での電気的接続が従来のようにメタライズ部を介するこ
となく行われるため、メタライズ部を通るための高周波
ロスが少なくなり、その伝達距離も短くなるため性能上
より高利得な半導体装置を得ることができる。
以上説明したようにこの発明は、半導体チップが接着さ
れ、この半導体チップとの間に金属細線により所要の配
線が施されたリードフレーム上に半導体チップおよび金
属細線を覆うようにキャップを装着し、かつキャップ内
部を樹脂封止したので、半導体装置の低コスト化が計ら
れ、また、高性能の素子を得られる効果がある。
れ、この半導体チップとの間に金属細線により所要の配
線が施されたリードフレーム上に半導体チップおよび金
属細線を覆うようにキャップを装着し、かつキャップ内
部を樹脂封止したので、半導体装置の低コスト化が計ら
れ、また、高性能の素子を得られる効果がある。
第１図〜第４図はこの発明の一実施例を示す分解図で、
第１図はリードフレーム上に半導体チップを接着し、ワ
イヤボンディングを施した状態を示す斜視図、第２図は
セラミックキャップを示す斜視図、第３図は、第１図の
リードフレームに第２図のセラミックキャップを装着し
た状態の裏面を示す斜視図、第４図は組立後の断面図、
第５図〜第８図は従来の半導体装置を示す図で、第５図
はパッケージ上にアッセンブリされた状態の斜視図、第
６図は封止用のキャップを示す斜視図、第７図は、第５
図のパッケージの裏面側を示す斜視図、第８図はアッセ
ンブリされた状態の断面図である。 第 図 図において、 ６は半導体チップ、 ７は金属線 線、 ８はセラミックキャップ、 ８ａはメタライズ 部、 １０はリードフレーム、 は封止樹脂であ る。 なお、 各図中の同一符号は同一または相当部分を示す。 第 図 ら
第１図はリードフレーム上に半導体チップを接着し、ワ
イヤボンディングを施した状態を示す斜視図、第２図は
セラミックキャップを示す斜視図、第３図は、第１図の
リードフレームに第２図のセラミックキャップを装着し
た状態の裏面を示す斜視図、第４図は組立後の断面図、
第５図〜第８図は従来の半導体装置を示す図で、第５図
はパッケージ上にアッセンブリされた状態の斜視図、第
６図は封止用のキャップを示す斜視図、第７図は、第５
図のパッケージの裏面側を示す斜視図、第８図はアッセ
ンブリされた状態の断面図である。 第 図 図において、 ６は半導体チップ、 ７は金属線 線、 ８はセラミックキャップ、 ８ａはメタライズ 部、 １０はリードフレーム、 は封止樹脂であ る。 なお、 各図中の同一符号は同一または相当部分を示す。 第 図 ら
Claims (1)
- 半導体チップが接着され、この半導体チップとの間に金
属細線により所要の配線が施されたリードフレーム上に
前記半導体チップおよび金属細線を覆うようにキャップ
を装着し、かつ前記キャップ内部を樹脂封止したことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179735A JPH0228960A (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179735A JPH0228960A (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0228960A true JPH0228960A (ja) | 1990-01-31 |
Family
ID=16070954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63179735A Pending JPH0228960A (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228960A (ja) |
-
1988
- 1988-07-18 JP JP63179735A patent/JPH0228960A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
| JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
| US5397918A (en) | Ceramic package for housing a semiconductor device | |
| JPH0228960A (ja) | 半導体装置 | |
| JPH0567697A (ja) | 樹脂封止型半導体装置 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPS61134060A (ja) | コンデンサ内蔵型半導体装置及びその製造方法 | |
| JPH0821668B2 (ja) | 立設実装形半導体装置 | |
| JPH07226454A (ja) | 半導体装置 | |
| JPH0240936A (ja) | 半導体装置のパッケージ | |
| JPH0412538A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH1155057A (ja) | 固体素子デバイスの製造方法 | |
| JPS638620B2 (ja) | ||
| JP2734977B2 (ja) | 半導体装置並びにその実装構造及び製造方法 | |
| JPH03236249A (ja) | 半導体チップモジュール | |
| US20040164384A1 (en) | Surface excited device package including a substrate having a vibration-permitted cavity | |
| JPH0382046A (ja) | 半導体装置 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04365340A (ja) | 複合回路型半導体装置 | |
| JPH0368156A (ja) | 半導体用パッケージ | |
| JPH098171A (ja) | 半導体パッケージ |