JPH02197196A

JPH02197196A - ピン・グリッド・アレイ・ケース

Info

Publication number: JPH02197196A
Application number: JP1500689A
Authority: JP
Inventors: Tomihiro Mano; 眞野　臣弘
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-01-26
Filing date: 1989-01-26
Publication date: 1990-08-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体集積回路を収納したピン・グリッド・
アレイ・ケースに関するものである。

〔従来の技術〕

従来、半導体集積回路を収納するパッケージとしてピン
・グリッド・アレイ・ケース（以下、ＰＧＡケースと称
す）が使用されている。これは、半導体集積回路を収納
したＰＧＡケース基板に、複数個のリードピンを、その
先端がＰＧＡケースの片側に突出するように装着し、そ
の先端をプリント基板等に半田付けによって固定するこ
とにより、半導体集積回路をプリント基板等に接続でき
るようにしたものである。

〔発明が解決しようとする課題〕

しかしながら、上述した様な従来のピン・グリッド・ア
レイ・ケースにおいては、以下に述べる様な解決すべき
課題があった。

即ち、−Ｍに、ＰＧＡケース内に収納された半導体集積
回路において、装置稼働時の基準電源等の電位、波形を
測定・検査したい場合には、同一基板上に搭載されてい
る他の素子の動作ノイズ等の影響を最小にするために、
測定対象となるＰＧＡケースに最も近い位置で測定・検
査を行う必要がある。

この様な場合、従来のＰＧＡケースにおいては、ＰＧＡ
ケースに設けられたすべてのリードピンがプリント基板
に実装する側に突出しているので、プリント基板に接続
されたり−ドピンの半田付は部分に、プロービング用の
配線を半田付けし直した後、プリント基板を装置内に戻
し、測定・検査を行っていた。そのため、各種測定・検
査作業が非常に煩雑なものとなり、また、プリント基板
をいためる恐れがあるといった欠点があった。

また、プリント基板に予め形成されている多数の配線に
、さらにプロービング用の配線が半田付けされるので、
プリント基板に接続される配線が非常に複雑なものとな
り、接続ミス等を生じゃずいといった欠点もあった。

本発明の目的は、かかる欠点を解決し、プリント基板に
損傷を与えることなく、効率的な各種測定・検査作業を
実施することができるピン・グリッド・アレイ・ケース
を提供することにある。

〔課題を解決するための手段〕

本発明は、半導体集積回路を収納し、プリント基板に接
続される複数個のリードピンを配設したピン・グリッド
・アレイ・ケースにおいて、前記リードピンが貫通して
装着され、また、前記リードピンのプリント基板実装側
と反対側に、プロービング用ポストに形成された接合部
と係合する被接合部が形成されていることを特徴とする
。

〔実施例〕

以下、本発明の実施例を図面を参照して詳細に説明する
。

なお、第１図は、本発明のピン・グリッド・アレイ・ケ
ースの一実施例を示す部分断面側面図、第２図は、その
斜視図である。

本実施例においては、第１図の部分断面側面図に示した
様に、絶縁部材より成るＰＧＡケース基板１に、複数個
のリードピン２ａ、２ｂ、・・・が基板１を貫通するよ
うに装着されている。また、このリードピン２ａ、２ｂ
、・・・は、ＰＧＡケース基板１の内部に設けられた配
線パターン３ａ、３ｂ・・・に各々別個に接続され、そ
れぞれ異なるリード線４ａ、４ｂ、・・・を介して半導
体集積回路５の各信号パッドや電源ＧＮＤ　（グラウン
ド）バンド等に接続されている。従って、リードピン２
ａ　　２ｂ、・・・の先端をプリント基板（図示せず）
に半田付けすれば、プリント基板とＰＧＡケース基板内
の半導体集積回路５とが電気的に接続される。

さらに、リードピン２ａ、　　２ｂ、・・・のプリント
基板実装側と反対側には、ネジ穴６ａ、６ｂ、・・・が
形成され、一方、検査用のプロービング用ポスト７ａ、
７ｂ、・・・の一端には、このネジ穴と係合する雄ネジ
部８が形成されている。

この様に構成された本実施例のピン・グリッド・アレイ
・ケースにおいては、以下に述べる様にして各種測定・
検査作業が行われる。

即ち、プリント基板に本発明によるＰＧＡケース基板に
設けられたり−ドビンを半田付けした後に、例えば、半
導体集積回路５のリードピン２Ｃ。

２ｄに対応する信号あるいは電１ｃＮＤ間の電位差や波
形を測定したい場合には、先端にネジ部を有するプロー
ビング用ポスト７ｂ、７ｃをリードピン２ｃ、２ｄに形
成されたネジ穴６ｃ、６ｄに係合させ、さらに、プロー
ビング用ポスト７ｂ。

７Ｃにプローブ（図示せず）を接続する。

また、第２図に示した様に、前記リードピン２ａ、２ｂ
、　・・・とプロービング用ポスト？ａ、７ｂ・・・と
は、ネジ機構によって接続されているため、あるリード
ピンに接続されたプロービング用ポストを取り外し、別
のり−ドピンに接続し直せば、測定対象となるリードピ
ンを自由に変更することができる。

さらに、プリント基板にプロービング用の配線を接続す
る必要がないので、プリント基板上の配線が複雑化する
ことを防止でき、また、プリン１基板が損傷を受けるこ
ともない。

また、本発明のＰＧＡケースを搭載したプリント基板を
収納した装置が稼働状態にある時に、ＰＧＡケース内の
半導体集積回路の特性を測定・検査したい場合でも、Ｐ
ＧＡケースに接続されたプロービング用ポストにプロー
ブを接続するだけで測定・検査を行うことができる。

なお、本発明は上述した実施例に限定されるものではな
く、リードピンに形成されるプロービング用ポストとの
被接合部は、ネジ穴でなくても、嵌合孔でも良い。この
場合は、嵌合させるブローピング用ポストには、嵌合孔
に接合できる突部を形成する。

また、リードピンをプリント基板実装側と反対側の面上
に突出するように構成し、その先端に雄ネジ部を設け、
一方、プロービング用ポストにそれと係合するネジ穴を
形成しても良い。

〔発明の効果〕

以上述べた様に、本発明によれば、ＰＧＡケースに装着
されたリードピンに、適宜プロービング用ポストを係合
させ、プローブを接続することにより、簡単に、また、
精度良く各種測定・検査作業を実施することができる。

【図面の簡単な説明】

第１図は、本発明のピン・グリッド・アレイ・ケースの
一実施例を示す部分断面側面図、第２図は、その斜視図
である。１・・・ＰＧＡケース基牟反２・・・リードピン３・・・基板内配線パターン４・・・リード線５・・・半導体集積回路６・・・ネジ穴７・・・プロービング用ポスト８・・・雄ネジ部

Claims

【特許請求の範囲】

（１）半導体集積回路を収納し、プリント基板に接続さ
れる複数個のリードピンを配設したピン・グリッド・ア
レイ・ケースにおいて、前記リードピンが貫通して装着され、また、前記リード
ピンのプリント基板実装側と反対側に、プロービング用
ポストに形成された接合部と係合する被接合部が形成さ
れていることを特徴とするピン・グリッド・アレイ・ケ
ース。