JPH02188012A - 非線形信号圧縮回路 - Google Patents
非線形信号圧縮回路Info
- Publication number
- JPH02188012A JPH02188012A JP1006021A JP602189A JPH02188012A JP H02188012 A JPH02188012 A JP H02188012A JP 1006021 A JP1006021 A JP 1006021A JP 602189 A JP602189 A JP 602189A JP H02188012 A JPH02188012 A JP H02188012A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- terminal
- output
- differential
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006835 compression Effects 0.000 claims 1
- 238000007906 compression Methods 0.000 claims 1
- 238000005452 bending Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ビデオチーブレコーダ(V ’1” R)等
の映像信号処理装置に関し、特に、それらの輝度信号処
理に用いられる振幅制限回路に関する。
の映像信号処理装置に関し、特に、それらの輝度信号処
理に用いられる振幅制限回路に関する。
VTRでは、再生輝度信号の雑音を低減するために、第
1図に示すような雑音低減回路を設けている。第1図に
おいてけ1に人力された映像信号は、バイパスフィルタ
2とリミッタ(ロ)路3と減衰器4とローパスフィルタ
5を介して減算器6に入力され、入力信号から引算され
出力端子7に出力される。従来このIJ ミッタ回路に
、第2図に示すダイオードを含む差動形式のリミッタ回
路が用いられていた。第2図において、リミッタ回路は
、入力端子8及び9、差動トランジスタQt 、Qtと
負荷抵抗R,、R,とダイオードD、、D、と出力端子
10.11で構成されている。尚、ブリエンファミス回
路の例としては、特開昭61−152111がある。
1図に示すような雑音低減回路を設けている。第1図に
おいてけ1に人力された映像信号は、バイパスフィルタ
2とリミッタ(ロ)路3と減衰器4とローパスフィルタ
5を介して減算器6に入力され、入力信号から引算され
出力端子7に出力される。従来このIJ ミッタ回路に
、第2図に示すダイオードを含む差動形式のリミッタ回
路が用いられていた。第2図において、リミッタ回路は
、入力端子8及び9、差動トランジスタQt 、Qtと
負荷抵抗R,、R,とダイオードD、、D、と出力端子
10.11で構成されている。尚、ブリエンファミス回
路の例としては、特開昭61−152111がある。
上記第2図のリミッタ回路の特性を、第3図の(a)
、 (b) Kもとづいて説明する。トランジスタQ1
゜Q、がスイッチングする振幅の第3図の(a)で示さ
れる入力正弦波信号13に対して、リミッタ回路の出力
は、第3図の(b)の実線14のようになる。
、 (b) Kもとづいて説明する。トランジスタQ1
゜Q、がスイッチングする振幅の第3図の(a)で示さ
れる入力正弦波信号13に対して、リミッタ回路の出力
は、第3図の(b)の実線14のようになる。
ダイオードD、、D、かない場合には、第3図の(b)
の破線15で示されるように、振幅が平たんに制限され
るのに対し、ダイコードD、、D、有りでは、過渡応答
に固有周波数成分を持つ波形歪が発生するとともに、ゼ
ロクロス点が遅延する。このため、入力周波数により応
答波形が異なってくる。また、第3図(b)にみるよう
に、波形に不連続な折り曲がり点が発生する。
の破線15で示されるように、振幅が平たんに制限され
るのに対し、ダイコードD、、D、有りでは、過渡応答
に固有周波数成分を持つ波形歪が発生するとともに、ゼ
ロクロス点が遅延する。このため、入力周波数により応
答波形が異なってくる。また、第3図(b)にみるよう
に、波形に不連続な折り曲がり点が発生する。
このため、輝度信号処理に1上記リミッタ回路を用いる
と、波形歪が発生し、画像を劣下させることになる。
と、波形歪が発生し、画像を劣下させることになる。
本発明の目的は、不連続な折れ曲がりのない、かつ振幅
制限に周波数依存性のないリミッタ回路を提供すること
にある。
制限に周波数依存性のないリミッタ回路を提供すること
にある。
上記目的は、ダイオード無しのコレクタ負荷が抵抗であ
る第1の差動トランジスタと相補性トランジスタで構成
される2組の第21第3の差動トランジスタと、2つの
電圧レベルシフト回路と、第2I第3の差動トランジス
タのコレクタ出力を、第1の差動トランジスタのベース
入力に負帰還させる2つの抵抗を設けることにより、達
成される。
る第1の差動トランジスタと相補性トランジスタで構成
される2組の第21第3の差動トランジスタと、2つの
電圧レベルシフト回路と、第2I第3の差動トランジス
タのコレクタ出力を、第1の差動トランジスタのベース
入力に負帰還させる2つの抵抗を設けることにより、達
成される。
第1の差動トランジスタが、NPN型の場合。
第2.第30差動トランジスタは、PNP型で構成され
る。第2.第3の差動トランジスタのベースは、第1の
差動トランジスタのコレクタ間に。
る。第2.第3の差動トランジスタのベースは、第1の
差動トランジスタのコレクタ間に。
レベルシフト用電圧回路を介して接続される。第1の差
動トランジスタが、平衡状態の近傍では、第2.第3の
差動トランジスタが、帰還回路とならない差電圧を上記
電圧回路で供給し、かつ、リミッタ出力である第1の差
動トランジスタのコレクタでの、出力レベルが、振幅制
限される電圧の近傍で、第2.第3の差動トランジスタ
は、最遠動作となり、振幅制限動作を行う。第10差動
トランジスタの片方の入力が、プラス(+)側に変化し
た場合、第2の差動トランジスタが動作し、マイナス(
=)側に変化した場合は、第3の差動トランジスタが動
作する。これら負帰還動作は+、−側対側対性なわれる
ように、上記第21第3の差動トランジスタ対に与える
差電圧は同電圧を供給される。
動トランジスタが、平衡状態の近傍では、第2.第3の
差動トランジスタが、帰還回路とならない差電圧を上記
電圧回路で供給し、かつ、リミッタ出力である第1の差
動トランジスタのコレクタでの、出力レベルが、振幅制
限される電圧の近傍で、第2.第3の差動トランジスタ
は、最遠動作となり、振幅制限動作を行う。第10差動
トランジスタの片方の入力が、プラス(+)側に変化し
た場合、第2の差動トランジスタが動作し、マイナス(
=)側に変化した場合は、第3の差動トランジスタが動
作する。これら負帰還動作は+、−側対側対性なわれる
ように、上記第21第3の差動トランジスタ対に与える
差電圧は同電圧を供給される。
以下、本発明の一実施例を第4図により説明する。8.
9が入力端子、10.11が出力端子でありs Qs
eQ4が、第1の差動トランジスタ対、Q、 、 Q、
が第2の差動トランジスタ対s Q?Q、が第3の差動
トランジスタ対、VfL■Cカm幅制限幅を決定する差
電圧を与える電圧回路、)1.、、R−がバイポーラト
ランジスタQ、〜Q。
9が入力端子、10.11が出力端子でありs Qs
eQ4が、第1の差動トランジスタ対、Q、 、 Q、
が第2の差動トランジスタ対s Q?Q、が第3の差動
トランジスタ対、VfL■Cカm幅制限幅を決定する差
電圧を与える電圧回路、)1.、、R−がバイポーラト
ランジスタQ、〜Q。
による負帰還をバイポーラトランジスタQ、、Q。
に与えるための抵抗である。
入力端子8,9電位がほぼ同電位の場合には出力端子1
0.11の電位は、はぼ同電位であり、トランジスタQ
、、Q、のそれぞれのベースを電位vB及びVcがvB
=vcとされ、がっ、出力端子10.11の電位より低
く設定しであるため、トランジスタQe 、Q?はオフ
している。そのため、負帰還はかからない。一方、入力
端子8に+側にふれる信号が入力された場合には、端子
lOの電位が下がり、トランジスタQ、がオンする。
0.11の電位は、はぼ同電位であり、トランジスタQ
、、Q、のそれぞれのベースを電位vB及びVcがvB
=vcとされ、がっ、出力端子10.11の電位より低
く設定しであるため、トランジスタQe 、Q?はオフ
している。そのため、負帰還はかからない。一方、入力
端子8に+側にふれる信号が入力された場合には、端子
lOの電位が下がり、トランジスタQ、がオンする。
そのため、電流l、をトランジスタQ、、Q、で分流す
るので、抵抗R6により、トランジスタQ。
るので、抵抗R6により、トランジスタQ。
のベース電位が上昇し、トランジスタQ、 、 Q。
Kよる電流工、の分流があるレベルで押えられ、端子1
0の電圧変位は制限を受けるので、出力振幅が制限を受
けることになる。
0の電圧変位は制限を受けるので、出力振幅が制限を受
けることになる。
逆に、入力端子8に一側の信号が入った場合は、出力端
子11の電位が下がシ、トランジスタQ6及び抵抗Rs
によシ、トランジスタQ、のベース電位は入力端子8の
電位より上げられ、出力端子10.11の電位変化の制
限を受ける。
子11の電位が下がシ、トランジスタQ6及び抵抗Rs
によシ、トランジスタQ、のベース電位は入力端子8の
電位より上げられ、出力端子10.11の電位変化の制
限を受ける。
これら負帰還は、第2.第3の差動特性により連続的に
行なわれるため、第3図(C)の実#J16に示される
ような、折れ曲がり点のない振幅制限されたリミッタ波
形となる。また、周波数特性については、映像信号の持
つ帯域において、平担な特性を示す差動トランジスタを
用いることにより、その振幅制限特性は、周波数依存性
をもたないことKなる。また、出力波形は、連続的に負
帰還を与えられるため、入力信号を非線形に圧縮した波
形となる。
行なわれるため、第3図(C)の実#J16に示される
ような、折れ曲がり点のない振幅制限されたリミッタ波
形となる。また、周波数特性については、映像信号の持
つ帯域において、平担な特性を示す差動トランジスタを
用いることにより、その振幅制限特性は、周波数依存性
をもたないことKなる。また、出力波形は、連続的に負
帰還を与えられるため、入力信号を非線形に圧縮した波
形となる。
以上説明したように、本発明によれば、リミッタ出力波
形の不連続な折れ曲がりを無しにすることが可能で、ま
た、振幅制限も、周波数に依存しないので、輝度信号の
波形歪を増やすことなく信号処理できる。
形の不連続な折れ曲がりを無しにすることが可能で、ま
た、振幅制限も、周波数に依存しないので、輝度信号の
波形歪を増やすことなく信号処理できる。
第1図は、輝度信号の雑音低減回路のブロック図である
。第2図は、従来用いられていたリミッタ回路である。
。第2図は、従来用いられていたリミッタ回路である。
Claims (1)
- 1、2つの入力端子がそれぞれ抵抗を介して2つのベー
スに接続される第1の差動トランジスタと、該差動トラ
ンジスタの2つのコレクタに、それぞれ負荷抵抗が接続
される逆極性の2つの出力端子と、2つの出力端子に直
接一方のベースをそれぞれ接続される第2、第3の差動
トランジスタの残りのベースに互いに極性の異なる出力
端子と該出力端子から得られる出力信号の振幅制限レベ
ルに比例する電圧差を発生する2つの電圧回路を介して
接続され、直接出力端子にベースを接続されたトランジ
スタのコレクタを、入力端子と逆極性となる側の第1の
差動トランジスタの各々のベースに接続されることを特
徴とする非線形信号圧縮回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1006021A JP2651865B2 (ja) | 1989-01-17 | 1989-01-17 | 非線形信号圧縮回路 |
US08/464,031 US5323242A (en) | 1989-01-17 | 1990-01-12 | Carrier signal generating circuit in video signal recording/reproducing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1006021A JP2651865B2 (ja) | 1989-01-17 | 1989-01-17 | 非線形信号圧縮回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02188012A true JPH02188012A (ja) | 1990-07-24 |
JP2651865B2 JP2651865B2 (ja) | 1997-09-10 |
Family
ID=11627036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1006021A Expired - Fee Related JP2651865B2 (ja) | 1989-01-17 | 1989-01-17 | 非線形信号圧縮回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2651865B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124843A (ja) * | 2000-10-13 | 2002-04-26 | Oki Electric Ind Co Ltd | 振幅制限回路及びフィルタ回路 |
-
1989
- 1989-01-17 JP JP1006021A patent/JP2651865B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124843A (ja) * | 2000-10-13 | 2002-04-26 | Oki Electric Ind Co Ltd | 振幅制限回路及びフィルタ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2651865B2 (ja) | 1997-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0132566B2 (ja) | ||
JPH0447488B2 (ja) | ||
JPH02188012A (ja) | 非線形信号圧縮回路 | |
JPS585594B2 (ja) | 整流回路 | |
JPH0828636B2 (ja) | Ac及びdc信号をソフトクリップするための高精度装置 | |
JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
JPH03142752A (ja) | 帰還型エンファシス回路 | |
JPH0527282B2 (ja) | ||
JPS631454Y2 (ja) | ||
JP2937328B2 (ja) | 非線形エンファシス・ディエンファシス回路 | |
JPS607213A (ja) | 差動段 | |
JPH011393A (ja) | 電圧制御型くし形フィルタ | |
JPH0528814Y2 (ja) | ||
KR20020082892A (ko) | 피드백 루프를 갖는 전자 필터 회로 | |
JPS59185007A (ja) | フイ−ドバツク回路 | |
JPS59193617A (ja) | デジタル信号受信回路 | |
JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
JP2597993B2 (ja) | フイルタ装置 | |
JPS6292508A (ja) | 電圧振幅制限回路 | |
JPS61210718A (ja) | 非線形ピ−キング回路 | |
JPS61108215A (ja) | エンファシス回路 | |
JPH02100503A (ja) | 磁気記録再生装置のエンベロープ検波回路 | |
JPS6142885B2 (ja) | ||
JPS6142890B2 (ja) | ||
JPH03278708A (ja) | ゲイン可変型増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |