JPH02174269A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜トランジスタの製造方法に関するものであ
る。

〔従来の技術〕

薄膜トランジスタは、ゲート電極とゲート絶縁膜と半導
体層とソース、ドレイン電極とを積層したもので、この
薄膜トランジスタとしては、スタガー型、逆スタガー型
、コブラナー型、逆スタガ−型のものが知られている。

第２図は従来の薄膜トランジスタを示したもので、ここ
ではアクティブマトリックス型液晶表示素子に使用され
るＴＰＴパネルの一部分の断面を示している。

第２図において、１はガラス等からなる透明基板、２は
この基板１上に形成された薄膜トランジスタであり、こ
の薄膜トランジスタ２は逆スタガー型のものである。こ
の逆スタガー型薄膜トランジスタ２は、上記基板１上に
形成されたゲート電極３と、このゲート電極３の上に基
板１面金体にわたって形成されたＳＩＮ等からなる透明
なゲート絶縁膜４と、このゲート絶縁膜４の上に前記ゲ
ート電極３に対応させて形成された１−ａ−５ｌ半導体
層５と、この１−ａ−５１半導体層５の上にｎ”−ａ−
３ｉ層６を介して形成されたソース電極７およびドレイ
ン電極８とからなっている。

なお、この薄膜トランジスタ２のゲート電極３は基板１
上に形成された図示しないゲートラインにつながってお
り、ドレイン電極８はゲート絶縁膜４上に形成された図
示しないデータラインにつながっている。また、９は上
記ゲート絶縁膜４上に形成されたＩＴＯ等からなる透明
画素電極であり、この画素電極９はその端部において薄
膜トランジスタ２のソース電極７に接続されている。

上記薄膜トランジスタ２は、従来、基板１上にゲート電
極３を形成し、その上にゲート絶縁膜４と１−ａ−Ｓ１
半導体層５およびｎ”−ａ−８１層６をプラズマＣＶＤ
法により連続して堆積させて上記ｎ”−ａ−３上層６と
１−ａ−５上半導体層５とをパターニングした後、その
上に金属膜を膜付けしてこの金属膜をバターニングする
ことによりソース、ドレイン電極７，８を形成するとと
もに、上記ｎ”−ａ−５上層６のソース、ドレイン電極
７．８間の部分をエツチング除去する方法で製造されて
いる。

〔発明が解決しようとする課題〕

しかしながら、上記従来の薄膜トランジスタの製造方法
では、ゲート絶縁膜４と１−ａ−Ｓ１半導体層５および
ｎ”−ａ−３上層６を連続して堆積させているため、ｎ
”−ａ−５上層６上およびゲート絶縁膜４上に形成され
るソース、ドレイン電極７．８およびデータラインが、
ゲート絶縁膜４の下のゲート電極３およびゲートライン
と短絡してしまうことがあった。これは、ゲート絶縁膜
４に発生するピンホールやクラック等の欠陥によるもの
であり、この欠陥が第２図に示したようにトランジスタ
素子領域にできると、ゲート電極３とドレイン電極８（
またはソース電極７）とがゲート絶縁膜４の欠陥ａ部に
おいて１−ａ−８上半導体層５およびｎ”−ａ−８１層
６を介して短絡して、画素電極９を正常に選択駆動する
ことができなくなるし、また上記欠陥がゲートラインと
データラインとの交差部に発生した場合には、ゲートラ
インとデータラインとがゲート絶縁膜４の欠陥部におい
て短絡して、１ライン分の薄膜トランジスタが正常に動
作しなくなる。このため、上記従来の製造方法は、薄膜
トランジスタの製造歩留が悪いという聞届をもっていた
。なお、上記のようなゲート絶縁膜をはさむ電極間の短
絡は、逆スタガー型の薄膜トランジスタに限らず、スタ
ガー型、コプラナー型、逆スタガ−型の薄膜トランジス
タの製造においても発生している。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、ゲート絶縁膜にピン
ホールやクラック等の欠陥が発生しても、製造過程にお
いてこのゲート絶縁膜の欠陥を解消して、ゲート絶縁膜
をはさむ電極間に短絡がない高品質の薄膜トランジスタ
を歩留よく製造することができる薄膜トランジスタの製
造方法を提供することにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するために、薄膜トランジスタ
の製造過程において、ゲート絶縁膜を形成した後このゲ
ート絶縁膜の上面全体に前記ゲート絶縁膜とは異なる液
状の欠陥補正用絶縁材を塗布してこの欠陥補正用絶縁材
を前記ゲート絶縁膜の欠陥部に流入させ、この後前記欠
陥補正用絶縁材を硬化させて、前記ゲート絶縁膜の欠陥
部をこの欠陥部に流入させた前記欠陥補正用絶縁材で塞
ぐようにしたものである。

〔作用〕

本発明によれば、ゲート絶縁膜にピンホールやクラック
等の欠陥が発生しても、このゲート絶縁膜の全ての欠陥
部が欠陥補正用絶縁材で塞がれるから、製造過程におい
てゲート絶縁膜の欠陥を解消して、ゲート絶縁膜をはさ
む電極間に短絡がない高品質の薄膜トランジスタを歩留
よく製造することができる。

〔実施例〕

以下、本発明の一実施例を、液晶表示素子用のＴＰＴパ
ネルにおける逆スタガー型薄膜トランジスタの製造を例
にとって第１図を参照し説明する。

まず、第１図（ａ）に示すように、透明基板１の上に厚
さ　５００〜１０００人のゲート電極３およびゲートラ
イン（図示せず）を通常の方法で形成した後、その上に
基板１面金体にＳＩＮをプラズマＣＶＤ法等によって堆
積させて厚さ３０００〜４０００人の透明なゲート絶縁
膜４を形成する。このゲート絶縁膜４には、ピンホール
やクラック等の欠陥ａが発生していることがあり、この
欠陥ａは、トランジスタ素子領域やゲートライン上にも
点在している。

次に、第１図（ｂ）に示すように、上記ゲート絶縁膜４
の上面全体に、このゲート絶縁膜（Ｓｉｘ膜）とは異な
る液状の欠陥補正用絶縁材、例えばＳＯＧ　（スピンオ
ンガラス）膜形成用のシラノール系溶液をスピンコード
法により１０００〜２０００人の厚さに塗布し、次いで
この欠陥補正用絶縁材１０の塗布膜を２５０〜４００℃
の温度で約３０分間焼成することにより、欠陥補正用絶
縁材１０の塗布膜を硬化させてＳＯＧ　（スピンオンガ
ラス）とする。このようにゲート絶縁膜４上に液状の欠
陥補正用絶縁材１０を塗布すると、この欠陥補正用絶縁
材１０がゲート絶縁膜４の欠陥ａ部に流入し、この後欠
陥補正用絶縁材１０を硬化させると、ゲート絶縁膜４の
欠陥ａ部が、この欠陥ａ部に流入して硬化した欠陥補正
用絶縁材１０で塞がれる。

次に、ゲート絶縁膜４上の欠陥補正用絶縁材（ＳＯＧ）
１０を、ＣＦ４系のガスを使用するドライエツチングに
よってエツチングバックし、ゲート絶縁膜４上の欠陥補
正用絶縁材１０のうち、少なくともトランジスタ素子領
域（ゲート電極３と対応する部分）の欠陥補正用絶縁材
１０を第１図（Ｃ）に示すように完全に除去する。なお
、ゲート絶縁膜４の上面にスピンコード法によって塗布
された欠陥補正用絶縁材１０の膜厚は、ゲート絶縁膜４
而の高くなっている部分（ゲート電極３上の部分）より
も低い部分が厚いために、上記エツチングバックにより
トランジスタ素子領域の欠陥補正用絶縁材１０を完全に
除去しても、ゲート絶縁膜４面のトランジスタ素子領域
以外の低い部分に図示のように欠陥補正用絶縁材１０が
薄く残ることがあるが、この欠陥補正用絶縁材１０はＳ
、ＯＧからなる透明な絶縁膜であるために、トランジス
タ素子領域以外の部分に欠陥補正用絶縁材１０が残って
も特に問題はない。

この後は、前記ゲート絶縁膜４の上に、１−ａＳｌ半導
体層５およびｎ”−ａ−Ｓ１層６をプラズマＣＶＤ法に
より連続して堆積させて上記ｎ”−ａ−３上層６と１−
ａ−Ｓ１半導体層５とをパターニングし、次いでその上
に金属膜を膜付けしてこの金属膜をパターニングするこ
とによりソース、ドレイン電極７，８およびデータライ
ン（図示せず）を形成するとともに、上記ｎ”　−ａ−
５１層６のソース、ドレイン電極７．８間の部分をエツ
チング除去して第１図（ｄ）に示すように薄膜トランジ
スタ２を完成させ、さらにゲート絶縁膜４の上（ここで
はゲート絶縁膜４面に薄く残った欠陥補正用絶縁材１０
の膜面）に透明画素電極りを形成して液晶表示素子用の
ＴＰＴパネルを完成する。

すなわち、上記薄膜トランジスタの製造方法は、薄膜ト
ランジスタ２の製造過程において、ゲート絶縁膜４を形
成した後このゲート絶縁膜４の上面全体に前記ゲート絶
縁膜４とは異なる液状の欠陥補正用絶縁材１０を塗布し
てこの欠陥補正用絶縁材１０をゲート絶縁膜４の欠陥ａ
部に流入させ、この後前記欠陥補正用絶縁材１０を硬化
させて、ゲート絶縁膜４の欠陥ａ部をこの欠陥ａ部に流
入させた欠陥補正用絶縁材１０で塞ぐようにしたもので
あり、この方法によれば、ゲート絶縁膜４にピンホール
やクラック等の欠陥ａが発生しても、このゲート絶縁膜
４の全ての欠陥ａ部が欠陥補正用絶縁材１０で塞がれる
から、製造過程においてゲート絶縁膜４の欠陥ａを解消
して、ゲート絶縁膜４をはさむ電極間（ゲート電極３と
ソース、ドレイン電極７，８との間）およびゲートライ
ンとデータライン間に短絡がない、高品質の薄膜トラン
ジスタ２を歩留よく製造することができる。

なお、上記実施例では、ゲート絶縁膜４上に塗布した欠
陥補正用絶縁材１０を、その少なくともトランジスタ素
子領域の欠陥補正用絶縁材１０が完全に除去されるまで
エツチングバックしているが、この欠陥補正用絶縁材１
０がトランジスタ素子領域に残っても、その厚さが十分
に薄ければ、欠陥補正用絶縁材１０が薄膜トランジスタ
２の特性に影響することはないから、上記欠陥補正用絶
縁材１０のエツチングバックは、少なくともトランジス
タ素子領域の欠陥補正用絶縁材１０の厚さが許容厚さ以
下になるまで行なえばよい。また、上記実施例では、液
晶表示素子用のＴＰＴパネルにおける逆スタガー型薄膜
トランジスタの製造について説明したが、本発明は、メ
モリ素子として使用される薄膜トランジスタの製造にも
適用できるし、また、逆スタガー型の薄膜トランジスタ
に限らず、スタガー型、コブラナー型、逆スタガ−型の
薄膜トランジスタの製造にも適用できることはもちろん
である。

〔発明の効果〕

本発明は、薄膜トランジスタの製造過程において、ゲー
ト絶縁膜を形成した後このゲート絶縁膜の上面全体に前
記ゲート絶縁膜とは異なる液状の欠陥補正用絶縁材を塗
布してこの欠陥補正用絶縁材を前記ゲート絶縁膜の欠陥
部に流入させ、この後前記欠陥補正用絶縁材を硬化させ
て、前記グー４絶縁膜の欠陥部をこの欠陥部に流入させ
た前記欠陥補正用絶縁材で塞ぐようにしたものであるか
ら、ゲート絶縁膜にピンホールやクラック等の欠陥か発
生しても、製造過程においてゲート絶縁膜の欠陥を解消
して、ゲート絶縁膜をはさむ電極間に短絡がない高品質
の薄膜トランジスタを歩留よく製造することができる。

【図面の簡単な説明】 第１図は本発明の一実施例を示す薄膜トランジスタの製
造工程図、第２図は従来の方法で製造された薄膜トラン
ジスタの断面図である。 １・・・透明基板、２・・・薄膜トランジスタ、３・・
・ゲート電極、４・・・ゲート絶縁膜（ＳＩ　Ｎ膜）　
ａ・・・欠陥、５・・・１−ａ−Ｓ１半導体層、６・・
・ｎ＋−ａ−ＳＩＲ１７・・・ソース電極、８・・・ド
レイン電極、９・・・画素電極、１０・・・欠陥補正用
絶縁材（ＳＯＧ）。 出願人　　カシオ計算機株式会社 第２図 第１図

Claims (1)

【特許請求の範囲】
1. ゲート電極とゲート絶縁膜と半導体層とソース、ドレイ
   ン電極とを積層した薄膜トランジスタの製造方法におい
   て、前記ゲート絶縁膜を形成した後このゲート絶縁膜の
   上面全体に前記ゲート絶縁膜とは異なる液状の欠陥補正
   用絶縁材を塗布してこの欠陥補正用絶縁材を前記ゲート
   絶縁膜の欠陥部に流入させ、この後前記欠陥補正用絶縁
   材を硬化させて、前記ゲート絶縁膜の欠陥部をこの欠陥
   部に流入させた前記欠陥補正用絶縁材で塞ぐことを特徴
   とする薄膜トランジスタの製造方法。