JPH0815730A - 表示用基板の製造方法 - Google Patents
表示用基板の製造方法Info
- Publication number
- JPH0815730A JPH0815730A JP16604394A JP16604394A JPH0815730A JP H0815730 A JPH0815730 A JP H0815730A JP 16604394 A JP16604394 A JP 16604394A JP 16604394 A JP16604394 A JP 16604394A JP H0815730 A JPH0815730 A JP H0815730A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- lower layer
- flattening film
- film
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Dicing (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 表示用基板の多数個取り方式における平坦化
処理を改善し平坦化膜の剥離や破断を防止する。 【構成】 先ず絶縁材料からなるウェハ１を用意し、所
定の分離帯２を介して互いに隔てられた複数の区画３を
設定する。次に各区画３に対して無数の薄膜トランジス
タを含む下層領域４を集積形成する。続いて分離帯２を
除いてウェハ１を平坦化膜５で選択的に被覆し、各区画
３に設けられた下層領域４表面の凹凸を埋める。さらに
各区画３内で平坦化膜５の平らな表面に無数の画素電極
をマトリクス状に集積形成し上層領域８とする。この上
層領域８は平坦化膜５を介して下層領域４に電気接続し
ている。最後に分離帯２に沿ってウェハ１を切断し個々
の区画３に分離してチップ状の表示用基板を得る。
処理を改善し平坦化膜の剥離や破断を防止する。 【構成】 先ず絶縁材料からなるウェハ１を用意し、所
定の分離帯２を介して互いに隔てられた複数の区画３を
設定する。次に各区画３に対して無数の薄膜トランジス
タを含む下層領域４を集積形成する。続いて分離帯２を
除いてウェハ１を平坦化膜５で選択的に被覆し、各区画
３に設けられた下層領域４表面の凹凸を埋める。さらに
各区画３内で平坦化膜５の平らな表面に無数の画素電極
をマトリクス状に集積形成し上層領域８とする。この上
層領域８は平坦化膜５を介して下層領域４に電気接続し
ている。最後に分離帯２に沿ってウェハ１を切断し個々
の区画３に分離してチップ状の表示用基板を得る。
Description
【０００１】
【産業上の利用分野】本発明は、画素電極とスイッチン
グ用の薄膜トランジスタ等が集積的に形成された表示用
基板の製造方法に関する。より詳しくは、大判のウェハ
からチップとして切り出される表示用基板の表面平坦化
技術に関する。
グ用の薄膜トランジスタ等が集積的に形成された表示用
基板の製造方法に関する。より詳しくは、大判のウェハ
からチップとして切り出される表示用基板の表面平坦化
技術に関する。
【０００２】
【従来の技術】図９を参照して従来の表示用基板を用い
て組み立てられるアクティブマトリクス型液晶表示装置
の一般的な構造を簡潔に説明する。下側の基板１０１表
面には薄膜トランジスタ１０２が集積的に形成されてい
る。薄膜トランジスタのソース領域Ｓには第一層間絶縁
膜１０３を介して金属配線パタン１０４が電気接続して
いる。又、薄膜トランジスタ１０２のドレイン領域Ｄに
は第一層間絶縁膜１０３及び第二層間絶縁膜１０５を介
して画素電極１０６が電気接続している。第二層間絶縁
膜１０５の表面は配向膜１０７により被覆されている。
この様に、薄膜トランジスタ１０２及び画素電極１０６
が集積的に形成された下側の基板１０１を、以下表示用
基板と呼ぶ事にする。この表示用基板１０１には所定の
間隙を介して上側の基板１０８が対面配置している。上
側の基板１０８の内表面には対向電極１０９及び配向膜
１１０が形成されており、以下対向基板と呼ぶ事にす
る。両基板１０１，１０８の間隙には、配向膜１０７，
１１０によって配向制御された液晶１１１が保持されて
いる。かかる構成を有するアクティブマトリクス型液晶
表示装置において、薄膜トランジスタ１０２のゲート電
極Ｇに選択信号を印加した状態で、金属配線パタン１０
４を介し画像信号を供給すると、画素電極１０６に所定
の信号電荷が書き込まれる。この画素電極１０６と対向
電極１０９との間に生じた電圧により、液晶１１１の分
子配列が変化し、所望の画像表示が行なわれる。
て組み立てられるアクティブマトリクス型液晶表示装置
の一般的な構造を簡潔に説明する。下側の基板１０１表
面には薄膜トランジスタ１０２が集積的に形成されてい
る。薄膜トランジスタのソース領域Ｓには第一層間絶縁
膜１０３を介して金属配線パタン１０４が電気接続して
いる。又、薄膜トランジスタ１０２のドレイン領域Ｄに
は第一層間絶縁膜１０３及び第二層間絶縁膜１０５を介
して画素電極１０６が電気接続している。第二層間絶縁
膜１０５の表面は配向膜１０７により被覆されている。
この様に、薄膜トランジスタ１０２及び画素電極１０６
が集積的に形成された下側の基板１０１を、以下表示用
基板と呼ぶ事にする。この表示用基板１０１には所定の
間隙を介して上側の基板１０８が対面配置している。上
側の基板１０８の内表面には対向電極１０９及び配向膜
１１０が形成されており、以下対向基板と呼ぶ事にす
る。両基板１０１，１０８の間隙には、配向膜１０７，
１１０によって配向制御された液晶１１１が保持されて
いる。かかる構成を有するアクティブマトリクス型液晶
表示装置において、薄膜トランジスタ１０２のゲート電
極Ｇに選択信号を印加した状態で、金属配線パタン１０
４を介し画像信号を供給すると、画素電極１０６に所定
の信号電荷が書き込まれる。この画素電極１０６と対向
電極１０９との間に生じた電圧により、液晶１１１の分
子配列が変化し、所望の画像表示が行なわれる。
【０００３】
【発明が解決しようとする課題】図９に示した従来構造
では、表示用基板１０１に薄膜トランジスタ１０２や金
属配線パタン１０４が集積形成されており、その表面は
起伏が激しく無数の凹凸や段差を含んでいる。この為、
液晶１１１の配向制御が困難であり均一な画像表示を得
る事ができないという課題がある。特に、段差部分では
液晶の配向が乱れプレチルト角が逆転したリバースチル
トドメインが発生し、表示品位が著しく損なわれる。さ
らに、画素ピッチの微細化及びチップサイズの小型化に
伴ない、製造工程上様々な問題が顕在化している。例え
ば表示用基板表面の凹凸が激しい為配向膜の厚みむらが
生じる。又これと関連して、配向膜の均一なラビング処
理が困難である。加えて、従来の構造では表示用基板表
面の凹凸の影響を受け、液晶に印加される電界の方向が
不均一になり、一様な透過率制御が困難になる。液晶は
画素電極と対向電極との間に印加される電界により配向
状態が変化しオン／オフ制御が行なわれる。しかしなが
ら、画素電極の周囲に金属配線パタンやゲートライン等
の盛り上がりがあると、横方向の電界の影響を受け、プ
レチルト角の乱れと相乗的に作用し、正常な動作が乱さ
れてしまう。そこで、本発明は表示用基板表面の凹凸を
平坦化して上述した配向の乱れ等を解決する事を目的と
する。
では、表示用基板１０１に薄膜トランジスタ１０２や金
属配線パタン１０４が集積形成されており、その表面は
起伏が激しく無数の凹凸や段差を含んでいる。この為、
液晶１１１の配向制御が困難であり均一な画像表示を得
る事ができないという課題がある。特に、段差部分では
液晶の配向が乱れプレチルト角が逆転したリバースチル
トドメインが発生し、表示品位が著しく損なわれる。さ
らに、画素ピッチの微細化及びチップサイズの小型化に
伴ない、製造工程上様々な問題が顕在化している。例え
ば表示用基板表面の凹凸が激しい為配向膜の厚みむらが
生じる。又これと関連して、配向膜の均一なラビング処
理が困難である。加えて、従来の構造では表示用基板表
面の凹凸の影響を受け、液晶に印加される電界の方向が
不均一になり、一様な透過率制御が困難になる。液晶は
画素電極と対向電極との間に印加される電界により配向
状態が変化しオン／オフ制御が行なわれる。しかしなが
ら、画素電極の周囲に金属配線パタンやゲートライン等
の盛り上がりがあると、横方向の電界の影響を受け、プ
レチルト角の乱れと相乗的に作用し、正常な動作が乱さ
れてしまう。そこで、本発明は表示用基板表面の凹凸を
平坦化して上述した配向の乱れ等を解決する事を目的と
する。
【０００４】ところで、表示用基板の製造にはＩＣプロ
セスが適用されており、大判のウェハに設定された複数
の区画に対して薄膜トランジスタや画素電極を集積形成
した後、各チップに分割して比較的小型の表示用基板を
得ている。この様な多数個取り方式では、ウェハの段階
で表面平坦化処理を行なう事が現実的である。しかしな
がら、一旦平坦化処理が施されたウェハに対してダイシ
ング又はスクライビングを適用し切断分割加工を施す
と、平坦化処理を受けた表面に機械的なストレスが加わ
る為後工程で種々の不都合が生じるという課題がある。
そこで、本発明は特に多数個取り方式を採用した場合に
おける平坦化処理の後工程に与える悪影響を予め防止又
は抑制する事を目的とする。
セスが適用されており、大判のウェハに設定された複数
の区画に対して薄膜トランジスタや画素電極を集積形成
した後、各チップに分割して比較的小型の表示用基板を
得ている。この様な多数個取り方式では、ウェハの段階
で表面平坦化処理を行なう事が現実的である。しかしな
がら、一旦平坦化処理が施されたウェハに対してダイシ
ング又はスクライビングを適用し切断分割加工を施す
と、平坦化処理を受けた表面に機械的なストレスが加わ
る為後工程で種々の不都合が生じるという課題がある。
そこで、本発明は特に多数個取り方式を採用した場合に
おける平坦化処理の後工程に与える悪影響を予め防止又
は抑制する事を目的とする。
【０００５】
【課題を解決するための手段】上述した本発明の目的を
達成する為以下の手段を講じた。即ち、本発明によれば
表示用基板は以下の工程により製造される。最初に、絶
縁材料からなるウェハを用意し、所定の分離帯を介して
互いに隔てられた複数の区画を設定する第一工程を行な
う。次に各区画に対して複数の薄膜トランジスタを含む
下層領域を集積形成する第二工程を行なう。続いて、分
離帯を除いて該ウェハを平坦化膜で選択的に被覆し、各
区画に設けられた下層領域表面の凹凸を埋める第三工程
を行なう。さらに、各区画内で該平坦化膜の平らな表面
に複数の画素電極をマトリクス状に集積形成し、該平坦
化膜を介して該下層領域に接続する上層領域とする第四
工程を行なう。最後に、該分離帯に沿ってウェハを切断
し個々の区画に分離する第五工程を行ない表示用基板が
完成する。これを用いて液晶表示装置を組み立てる場合
には、該表示用基板に所定の間隙を介して対向基板を接
合し、該間隙に液晶を封入する第六工程を行なえば良
い。好ましくは、前記第三工程では、該ウェハの全面に
平坦化膜を成膜した後、該下層領域と上層領域との接続
路を平坦化膜に開口する際、同時に該分離帯から平坦化
膜を除去して各区画を選択的に被覆する様にしている。
又、前記第五工程では、ダイシング又はスクライビング
によりウェハを切断する。
達成する為以下の手段を講じた。即ち、本発明によれば
表示用基板は以下の工程により製造される。最初に、絶
縁材料からなるウェハを用意し、所定の分離帯を介して
互いに隔てられた複数の区画を設定する第一工程を行な
う。次に各区画に対して複数の薄膜トランジスタを含む
下層領域を集積形成する第二工程を行なう。続いて、分
離帯を除いて該ウェハを平坦化膜で選択的に被覆し、各
区画に設けられた下層領域表面の凹凸を埋める第三工程
を行なう。さらに、各区画内で該平坦化膜の平らな表面
に複数の画素電極をマトリクス状に集積形成し、該平坦
化膜を介して該下層領域に接続する上層領域とする第四
工程を行なう。最後に、該分離帯に沿ってウェハを切断
し個々の区画に分離する第五工程を行ない表示用基板が
完成する。これを用いて液晶表示装置を組み立てる場合
には、該表示用基板に所定の間隙を介して対向基板を接
合し、該間隙に液晶を封入する第六工程を行なえば良
い。好ましくは、前記第三工程では、該ウェハの全面に
平坦化膜を成膜した後、該下層領域と上層領域との接続
路を平坦化膜に開口する際、同時に該分離帯から平坦化
膜を除去して各区画を選択的に被覆する様にしている。
又、前記第五工程では、ダイシング又はスクライビング
によりウェハを切断する。
【０００６】
【作用】本発明によれば、複数の薄膜トランジスタを含
む下層領域表面の凹凸を埋める為透明樹脂等からなる平
坦化膜を用いている。この平坦化膜の平らな表面にマト
リクス状の画素電極を含む上層領域を形成している。さ
らに、表示用基板を用いて液晶表示装置を組み立てる場
合、マトリクス状の画素電極を被覆する様に配向膜を設
ける。従ってこの配向膜は実質的に平坦な表面を有して
おり段差部の影響を受けない為リバースチルトドメイン
を低減させる事が可能になる。又、画素電極周囲には盛
り上がった部分が存在しない為、横方向の電界の影響を
受ける事がなく、安定した液晶のオン／オフ制御を行な
う事ができる。
む下層領域表面の凹凸を埋める為透明樹脂等からなる平
坦化膜を用いている。この平坦化膜の平らな表面にマト
リクス状の画素電極を含む上層領域を形成している。さ
らに、表示用基板を用いて液晶表示装置を組み立てる場
合、マトリクス状の画素電極を被覆する様に配向膜を設
ける。従ってこの配向膜は実質的に平坦な表面を有して
おり段差部の影響を受けない為リバースチルトドメイン
を低減させる事が可能になる。又、画素電極周囲には盛
り上がった部分が存在しない為、横方向の電界の影響を
受ける事がなく、安定した液晶のオン／オフ制御を行な
う事ができる。
【０００７】本発明では多数個取り方式を採用して表示
用基板を製造している。この方式では大判のウェハに対
して各区画毎に下層領域を集積形成した後平坦化膜を成
膜する。この際、分離帯を除いて各区画に対し選択的に
平坦化膜を被覆している。この為、分離帯に沿ってウェ
ハを切断し個々の区画に分離して表示用基板を多数個取
りする際、平坦化膜にはダイシングやスクライビングが
入らない為破片が生じない。又、平坦化膜の剥離等も生
じない。従って、表示用基板の表面が清浄に保たれる
為、液晶表示装置等に組み立てた場合液晶に破片等の異
物が混入する惧れがない。
用基板を製造している。この方式では大判のウェハに対
して各区画毎に下層領域を集積形成した後平坦化膜を成
膜する。この際、分離帯を除いて各区画に対し選択的に
平坦化膜を被覆している。この為、分離帯に沿ってウェ
ハを切断し個々の区画に分離して表示用基板を多数個取
りする際、平坦化膜にはダイシングやスクライビングが
入らない為破片が生じない。又、平坦化膜の剥離等も生
じない。従って、表示用基板の表面が清浄に保たれる
為、液晶表示装置等に組み立てた場合液晶に破片等の異
物が混入する惧れがない。
【０００８】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は、本発明にかかる表示用基板製
造方法を模式的に表わした平面図である。本発明にかか
る製造方法では、先ず最初に石英等の絶縁材料からなる
ウェハ１を用意し、所定の分離帯２を介して互いに隔て
られた複数の区画３を設定する。本例では格子状の分離
帯２によって隔てられた矩形の区画３が設けられてい
る。次に、各区画３に対してＩＣプロセスを適用し、無
数の薄膜トランジスタを含む下層領域４を集積形成す
る。続いて、分離帯２を除いてウェハ１を平坦化膜５で
選択的に被覆し、各区画３に設けられた下層領域４の表
面凹凸を埋める。例えばウェハ１の全面に平坦化膜５を
成膜した後、下層領域４に対する接続路（コンタクトホ
ール）を平坦化膜５に開口する際、同時に分離帯２から
平坦化膜５を除去すれば良い。これにより、各区画３を
選択的に被覆する事ができる。なお本発明はこれに限ら
れるものではなく、予め区画３と整合する様に平坦化膜
５を印刷塗布しても良い。なお本例では、分離帯２から
平坦化膜５を除去する際、同時に端子部６及びパッド７
からも平坦化膜５を除去している。端子部６は外部回路
との電気接続に用いられ、パッド７は対向基板に対する
電気接続に用いられる。この後、各区画３内で平坦化膜
５の平らな表面に複数の画素電極をマトリクス状に集積
形成して上層領域８とする。この上層領域８は平坦化膜
５を介して下層領域４に電気接続している。最後に、分
離帯２に沿ってウェハ１を切断し個々の区画３に分離し
てチップ状の表示用基板を多数個取り出す。
詳細に説明する。図１は、本発明にかかる表示用基板製
造方法を模式的に表わした平面図である。本発明にかか
る製造方法では、先ず最初に石英等の絶縁材料からなる
ウェハ１を用意し、所定の分離帯２を介して互いに隔て
られた複数の区画３を設定する。本例では格子状の分離
帯２によって隔てられた矩形の区画３が設けられてい
る。次に、各区画３に対してＩＣプロセスを適用し、無
数の薄膜トランジスタを含む下層領域４を集積形成す
る。続いて、分離帯２を除いてウェハ１を平坦化膜５で
選択的に被覆し、各区画３に設けられた下層領域４の表
面凹凸を埋める。例えばウェハ１の全面に平坦化膜５を
成膜した後、下層領域４に対する接続路（コンタクトホ
ール）を平坦化膜５に開口する際、同時に分離帯２から
平坦化膜５を除去すれば良い。これにより、各区画３を
選択的に被覆する事ができる。なお本発明はこれに限ら
れるものではなく、予め区画３と整合する様に平坦化膜
５を印刷塗布しても良い。なお本例では、分離帯２から
平坦化膜５を除去する際、同時に端子部６及びパッド７
からも平坦化膜５を除去している。端子部６は外部回路
との電気接続に用いられ、パッド７は対向基板に対する
電気接続に用いられる。この後、各区画３内で平坦化膜
５の平らな表面に複数の画素電極をマトリクス状に集積
形成して上層領域８とする。この上層領域８は平坦化膜
５を介して下層領域４に電気接続している。最後に、分
離帯２に沿ってウェハ１を切断し個々の区画３に分離し
てチップ状の表示用基板を多数個取り出す。
【０００９】図２は、図１に示したウェハ１のＡ−Ａ線
に沿った断面図である。図示する様に各区画３には下層
領域４と上層領域８とその中間に介在する平坦化膜５と
からなる積層構造が形成されている。下層領域４には薄
膜トランジスタや金属配線パタン等が集積形成されてい
る。図示を簡略化する為金属配線パタン９のみを模式的
に示している。一方上層領域８にはマトリクス状に配列
した画素電極が無数に集積形成されている。個々の画素
電極と、対応する個々の薄膜トランジスタは平坦化膜５
に開口したコンタクトホールを介して電気接続してい
る。本発明の特徴事項として分離帯２から平坦化膜５が
選択的に除去されておりウェハ１の下地が露出してい
る。分離帯２に沿ってダイシング又はスクライビングが
行なわれウェハ１がチップ状に切断される。分離帯２の
幅Ｗ１はダイシング又はスクライビングによる物理的な
切断線１０の幅Ｗ２に比べ広く設定されている。これに
より、ダイシング刃等が平坦化膜５に接触しない為剥離
が生じない。又、ダイシング刃やスクライビング刃はウ
ェハ１と直に接触してこれを切断する一方、平坦化膜５
にはかからない為破片等が生じない。
に沿った断面図である。図示する様に各区画３には下層
領域４と上層領域８とその中間に介在する平坦化膜５と
からなる積層構造が形成されている。下層領域４には薄
膜トランジスタや金属配線パタン等が集積形成されてい
る。図示を簡略化する為金属配線パタン９のみを模式的
に示している。一方上層領域８にはマトリクス状に配列
した画素電極が無数に集積形成されている。個々の画素
電極と、対応する個々の薄膜トランジスタは平坦化膜５
に開口したコンタクトホールを介して電気接続してい
る。本発明の特徴事項として分離帯２から平坦化膜５が
選択的に除去されておりウェハ１の下地が露出してい
る。分離帯２に沿ってダイシング又はスクライビングが
行なわれウェハ１がチップ状に切断される。分離帯２の
幅Ｗ１はダイシング又はスクライビングによる物理的な
切断線１０の幅Ｗ２に比べ広く設定されている。これに
より、ダイシング刃等が平坦化膜５に接触しない為剥離
が生じない。又、ダイシング刃やスクライビング刃はウ
ェハ１と直に接触してこれを切断する一方、平坦化膜５
にはかからない為破片等が生じない。
【００１０】図３はウェハ１を切断した後の状態を模式
的に表わしたものである。個々の表示用基板１１はチッ
プ状であり、その表面に上層領域８、平坦化膜５、下層
領域４が順に積層されている。前述した様にウェハの切
断に際し平坦化膜５には何等物理的及び機械的な力が加
わらない為剥離や破片が生ぜず、上層領域８の表面は清
浄な状態に保たれている。かかる表示用基板１１に所定
の間隙を介して対向基板を接合し、該間隙に液晶を封入
するとアクティブマトリクス型の液晶表示装置が得られ
る。この際、表示用基板１１の表面が清浄に保たれてい
る為液晶に異物が混入する惧れがない。
的に表わしたものである。個々の表示用基板１１はチッ
プ状であり、その表面に上層領域８、平坦化膜５、下層
領域４が順に積層されている。前述した様にウェハの切
断に際し平坦化膜５には何等物理的及び機械的な力が加
わらない為剥離や破片が生ぜず、上層領域８の表面は清
浄な状態に保たれている。かかる表示用基板１１に所定
の間隙を介して対向基板を接合し、該間隙に液晶を封入
するとアクティブマトリクス型の液晶表示装置が得られ
る。この際、表示用基板１１の表面が清浄に保たれてい
る為液晶に異物が混入する惧れがない。
【００１１】図４は表示用基板製造方法の参考例を示す
模式的な平面図である。基本的には図１に示した本発明
にかかる表示用基板製造方法と類似しており、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。異なる点は、この参考例では分離帯２も含めてウェ
ハ１全面に平坦化膜５を成膜している事である。
模式的な平面図である。基本的には図１に示した本発明
にかかる表示用基板製造方法と類似しており、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。異なる点は、この参考例では分離帯２も含めてウェ
ハ１全面に平坦化膜５を成膜している事である。
【００１２】図５は、図４に示したウェハ１のＢ−Ｂ線
に沿って切断した断面形状を表わしている。上述した様
に、分離帯も平坦化膜５により被覆されておりスクライ
ビングあるいはダイシングの切断線１０にかかってい
る。
に沿って切断した断面形状を表わしている。上述した様
に、分離帯も平坦化膜５により被覆されておりスクライ
ビングあるいはダイシングの切断線１０にかかってい
る。
【００１３】図６は図４及び図５に示したウェハを切断
した後の状態を表わしている。この参考例では平坦化膜
５を分離帯に残しているが、ウェハをチップ単位に分割
する時、ダイシング又はスクライビングにより平坦化膜
５が一部剥離又は破断し破片１２となって表示用基板１
１表面に付着する。これは平坦化膜５の厚みが大きい
事、平坦化膜自体の硬度が硬い事、平坦化膜と下地の密
着性に関係があるが、現在のプロセスでは膜厚、硬度、
密着性ともに改善する事は困難であり、剥離しやすい領
域に位置する平坦化膜を予め物理的に除去しておく本発
明の方法が有効であると考えられる。なお、実際にはチ
ップ単位に分割した後液晶表示装置として組み立てる前
に、洗浄等の工程が入るが、一度表面に付着した異物は
殆ど取り除く事が困難な為、剥離又は破断した平坦化膜
５の破片１２が組み立て時に液晶に混入し表示不良とな
る。又、後工程の装置等に異物を持ち込む事になる為、
工程管理の面からも良い方法とはいえない。
した後の状態を表わしている。この参考例では平坦化膜
５を分離帯に残しているが、ウェハをチップ単位に分割
する時、ダイシング又はスクライビングにより平坦化膜
５が一部剥離又は破断し破片１２となって表示用基板１
１表面に付着する。これは平坦化膜５の厚みが大きい
事、平坦化膜自体の硬度が硬い事、平坦化膜と下地の密
着性に関係があるが、現在のプロセスでは膜厚、硬度、
密着性ともに改善する事は困難であり、剥離しやすい領
域に位置する平坦化膜を予め物理的に除去しておく本発
明の方法が有効であると考えられる。なお、実際にはチ
ップ単位に分割した後液晶表示装置として組み立てる前
に、洗浄等の工程が入るが、一度表面に付着した異物は
殆ど取り除く事が困難な為、剥離又は破断した平坦化膜
５の破片１２が組み立て時に液晶に混入し表示不良とな
る。又、後工程の装置等に異物を持ち込む事になる為、
工程管理の面からも良い方法とはいえない。
【００１４】次に、図７及び図８を参照して、本発明に
かかる表示用基板製造方法の具体例を詳細に説明する。
先ず最初に、図７の工程Ａにおいて、石英等からなる絶
縁ウェハの表面にポリシリコン（１Ｐｏｌｙ）をＬＰＣ
ＶＤ法により成膜する。次にＳｉイオン注入を行ない、
一旦微細化した後固相成長を行ない１Ｐｏｌｙの大粒径
化を図る。その後１Ｐｏｌｙを島状にパタニングし素子
領域を形成する。さらにその表面を熱酸化しＳｉＯ2 と
してゲート酸化膜を得る。さらにボロンイオンを所定濃
度で注入し、予め閾値電圧の調整を行なう。次に工程Ｂ
において、ＬＰＣＶＤ法によりＳｉＮを成膜しゲート窒
化膜とする。このＳｉＮの表面を熱酸化しＳｉＯ2 に転
換する。この様にしてＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 の三
層構造からなる耐圧性に優れたゲート絶縁膜が得られ
る。次にＬＰＣＶＤ法によりポリシリコン（２Ｐｏｌ
ｙ）を堆積する。２Ｐｏｌｙの低抵抗化を図った後、所
定の形状にパタニングしゲート電極Ｇを得る。次にゲー
ト電極ＧをマスクとしてセルフアライメントによりＡｓ
イオンを注入し所謂ＬＤＤ構造とする。続いて、ＳｉＮ
を部分的にエッチングで除去した後、Ａｓイオンを高濃
度で注入し１Ｐｏｌｙにソース領域Ｓ及びドレイン領域
Ｄを設ける。この様にしてＮチャネル型の薄膜トランジ
スタ（ＴＦＴ）が形成される。なお、Ｐチャネル型のＴ
ＦＴを形成する場合にはボロンイオンを注入する。続い
て工程ＣにおいてＡＰＣＶＤ法により第一層間絶縁膜
（１ＰＳＧ）を堆積する。この１ＰＳＧに第一コンタク
トホール（１ＣＯＮ）を開口した後、スパッタリングに
よりアルミニウム（Ａｌ）を全面的に成膜する。これを
所定の形状にパタニングしてＴＦＴのソース領域Ｓに電
気接続する金属配線パタンに加工する。さらに工程Ｄに
おいて、ＡＰＣＶＤ法により、１ＰＳＧに重ねて第二層
間絶縁膜（２ＰＳＧ）を堆積し、Ａｌからなる配線金属
パタンを完全に被覆する。
かかる表示用基板製造方法の具体例を詳細に説明する。
先ず最初に、図７の工程Ａにおいて、石英等からなる絶
縁ウェハの表面にポリシリコン（１Ｐｏｌｙ）をＬＰＣ
ＶＤ法により成膜する。次にＳｉイオン注入を行ない、
一旦微細化した後固相成長を行ない１Ｐｏｌｙの大粒径
化を図る。その後１Ｐｏｌｙを島状にパタニングし素子
領域を形成する。さらにその表面を熱酸化しＳｉＯ2 と
してゲート酸化膜を得る。さらにボロンイオンを所定濃
度で注入し、予め閾値電圧の調整を行なう。次に工程Ｂ
において、ＬＰＣＶＤ法によりＳｉＮを成膜しゲート窒
化膜とする。このＳｉＮの表面を熱酸化しＳｉＯ2 に転
換する。この様にしてＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 の三
層構造からなる耐圧性に優れたゲート絶縁膜が得られ
る。次にＬＰＣＶＤ法によりポリシリコン（２Ｐｏｌ
ｙ）を堆積する。２Ｐｏｌｙの低抵抗化を図った後、所
定の形状にパタニングしゲート電極Ｇを得る。次にゲー
ト電極ＧをマスクとしてセルフアライメントによりＡｓ
イオンを注入し所謂ＬＤＤ構造とする。続いて、ＳｉＮ
を部分的にエッチングで除去した後、Ａｓイオンを高濃
度で注入し１Ｐｏｌｙにソース領域Ｓ及びドレイン領域
Ｄを設ける。この様にしてＮチャネル型の薄膜トランジ
スタ（ＴＦＴ）が形成される。なお、Ｐチャネル型のＴ
ＦＴを形成する場合にはボロンイオンを注入する。続い
て工程ＣにおいてＡＰＣＶＤ法により第一層間絶縁膜
（１ＰＳＧ）を堆積する。この１ＰＳＧに第一コンタク
トホール（１ＣＯＮ）を開口した後、スパッタリングに
よりアルミニウム（Ａｌ）を全面的に成膜する。これを
所定の形状にパタニングしてＴＦＴのソース領域Ｓに電
気接続する金属配線パタンに加工する。さらに工程Ｄに
おいて、ＡＰＣＶＤ法により、１ＰＳＧに重ねて第二層
間絶縁膜（２ＰＳＧ）を堆積し、Ａｌからなる配線金属
パタンを完全に被覆する。
【００１５】続いて図８の工程Ｅにおいて、２ＰＳＧ表
面の凹凸を平坦化膜で埋める。この為、本実施例では所
定の粘性を有する液状のアクリル樹脂をスピンコーティ
ングでウェハ全面に塗布した。その後加熱処理を施しア
クリル樹脂を硬化させて平坦化膜とした。硬化した平坦
化膜に対してフォトリソグラフィ及びエッチングを施し
第二コンタクトホール（２ＣＯＮ）を形成する。この２
ＣＯＮの底部にはＴＦＴのドレイン領域Ｄが露出してい
る。本実施例では２ＣＯＮの開口と同時に、平坦化膜を
分離帯から選択的に除去している。なお、平坦化膜とし
て感光性樹脂を用いた場合には露光現像処理を行なう事
により２ＣＯＮの開口と同時に分離帯からの選択的除去
を行なう事が可能である。次に工程Ｆにおいてスパッタ
リングにより透明導電膜を成膜する。本実施例では透明
導電膜材料としてＩＴＯを用いる。ＩＴＯは２ＣＯＮの
内部にも充填され、ＴＦＴのドレイン領域Ｄと電気的な
導通がとられる。最後に工程ＧにおいてＩＴＯを所定の
形状にパタニングし画素電極とする。以上の工程により
平坦化された表示用基板がウェハの各区画毎に形成され
た事になる。
面の凹凸を平坦化膜で埋める。この為、本実施例では所
定の粘性を有する液状のアクリル樹脂をスピンコーティ
ングでウェハ全面に塗布した。その後加熱処理を施しア
クリル樹脂を硬化させて平坦化膜とした。硬化した平坦
化膜に対してフォトリソグラフィ及びエッチングを施し
第二コンタクトホール（２ＣＯＮ）を形成する。この２
ＣＯＮの底部にはＴＦＴのドレイン領域Ｄが露出してい
る。本実施例では２ＣＯＮの開口と同時に、平坦化膜を
分離帯から選択的に除去している。なお、平坦化膜とし
て感光性樹脂を用いた場合には露光現像処理を行なう事
により２ＣＯＮの開口と同時に分離帯からの選択的除去
を行なう事が可能である。次に工程Ｆにおいてスパッタ
リングにより透明導電膜を成膜する。本実施例では透明
導電膜材料としてＩＴＯを用いる。ＩＴＯは２ＣＯＮの
内部にも充填され、ＴＦＴのドレイン領域Ｄと電気的な
導通がとられる。最後に工程ＧにおいてＩＴＯを所定の
形状にパタニングし画素電極とする。以上の工程により
平坦化された表示用基板がウェハの各区画毎に形成され
た事になる。
【００１６】続いて液晶表示装置を組み立てる場合には
図８の（Ｈ）に示すような工程を行なう。先ず分離帯に
沿ってウェハを切断し個々の区画に分離して複数の表示
用基板を準備する。この表示用基板に所定の間隙を介し
て対向基板を接合し、該間隙に液晶を封入する。対向基
板の内表面には対向電極が成膜されており、その表面は
ラビング等の配向処理が施されている。表示用基板の表
面もラビング等により配向処理が施されている。これら
一対の基板により液晶の配向制御が行なわれ、例えばツ
イストネマティックモードが得られる。従来の構造と異
なり、表示用基板は極めて平坦な面を有しており、段差
部がない為一様なラビング処理を行なえる。従って、画
面全体に渡って均一な配向制御が可能になる。又、ＩＴ
Ｏからなる画素電極の周囲には何等盛り上がった部分が
存在しない。従って液晶は対向電極と画素電極との間に
作用する垂直方向の電界によって完全に駆動制御され、
横方向の電界の影響を受ける事がない。従来問題となっ
ていたリバースチルトドメインによる表示品位の劣化を
有効に改善できる。さらに、本発明によればウェハをチ
ップ単位で分離する際平坦化膜が剥離又は破断しないの
で、表示用基板の表面は清浄な状態に保たれ、液晶に異
物が混入する惧れがなくなる。
図８の（Ｈ）に示すような工程を行なう。先ず分離帯に
沿ってウェハを切断し個々の区画に分離して複数の表示
用基板を準備する。この表示用基板に所定の間隙を介し
て対向基板を接合し、該間隙に液晶を封入する。対向基
板の内表面には対向電極が成膜されており、その表面は
ラビング等の配向処理が施されている。表示用基板の表
面もラビング等により配向処理が施されている。これら
一対の基板により液晶の配向制御が行なわれ、例えばツ
イストネマティックモードが得られる。従来の構造と異
なり、表示用基板は極めて平坦な面を有しており、段差
部がない為一様なラビング処理を行なえる。従って、画
面全体に渡って均一な配向制御が可能になる。又、ＩＴ
Ｏからなる画素電極の周囲には何等盛り上がった部分が
存在しない。従って液晶は対向電極と画素電極との間に
作用する垂直方向の電界によって完全に駆動制御され、
横方向の電界の影響を受ける事がない。従来問題となっ
ていたリバースチルトドメインによる表示品位の劣化を
有効に改善できる。さらに、本発明によればウェハをチ
ップ単位で分離する際平坦化膜が剥離又は破断しないの
で、表示用基板の表面は清浄な状態に保たれ、液晶に異
物が混入する惧れがなくなる。
【００１７】
【発明の効果】以上説明した様に、本発明によれば、分
離帯を除いてウェハを平坦化膜で選択的に被覆し、各区
画に設けられた下層領域表面の凹凸を埋めている。さら
に、該分離帯に沿ってウェハを切断し個々の区画に分離
して表示用基板を得ている。これにより、表示用基板の
表面が平坦化され液晶表示装置に組み立てた場合液晶の
配向制御を均一にできるという効果がある。又、ウェハ
から個々のチップに分離する際平坦化膜が剥離もしくは
破断しないので表面に破片が付着する惧れがない為、液
晶表示装置に組み立てた場合内部に混入する惧れがない
という効果がある。
離帯を除いてウェハを平坦化膜で選択的に被覆し、各区
画に設けられた下層領域表面の凹凸を埋めている。さら
に、該分離帯に沿ってウェハを切断し個々の区画に分離
して表示用基板を得ている。これにより、表示用基板の
表面が平坦化され液晶表示装置に組み立てた場合液晶の
配向制御を均一にできるという効果がある。又、ウェハ
から個々のチップに分離する際平坦化膜が剥離もしくは
破断しないので表面に破片が付着する惧れがない為、液
晶表示装置に組み立てた場合内部に混入する惧れがない
という効果がある。
【図１】本発明にかかる表示用基板製造方法を示す模式
的な平面図である。
的な平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１に示したウェハをチップに分割した後の状
態を示す模式的な断面図である。
態を示す模式的な断面図である。
【図４】表示用基板製造方法の参考例を示す模式的な平
面図である。
面図である。
【図５】図４に示したＢ−Ｂ線に沿った断面図である。
【図６】図４に示したウェハをチップに分離した状態を
示す断面図である。
示す断面図である。
【図７】本発明にかかる表示用基板製造方法の具体例を
示す工程図である。
示す工程図である。
【図８】同じく具体例を示す工程図である。
【図９】従来の液晶表示装置の一例を示す模式的な部分
断面図である。
断面図である。
１ ウェハ ２ 分離帯 ３ 区画 ４ 下層領域 ５ 平坦化膜 ８ 上層領域 １０ 切断線 １１ 表示用基板 １２ 破片
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 (72)発明者 林 久雄 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (4)
- 【請求項１】 絶縁材料からなるウェハを用意し、所定
の分離帯を介して互いに隔てられた複数の区画を設定す
る第一工程と、 各区画に対して複数の薄膜トランジスタを含む下層領域
を集積形成する第二工程と、 分離帯を除いて該ウェハを平坦化膜で選択的に被覆し、
各区画に設けられた下層領域表面の凹凸を埋める第三工
程と、 各区画内で該平坦化膜の平らな表面に複数の画素電極を
マトリクス状に集積形成し該平坦化膜を介して該下層領
域に接続する上層領域とする第四工程と、 該分離帯に沿ってウェハを切断し個々の区画に分離する
第五工程とを行なう表示用基板の製造方法。 - 【請求項２】 前記第三工程は、該ウェハの全面に平坦
化膜を成膜した後、該下層領域と上層領域との接続路を
平坦化膜に開口する際、同時に該分離帯から平坦化膜を
除去して各区画を選択的に被覆する請求項１記載の表示
用基板の製造方法。 - 【請求項３】 前記第五工程は、ダイシング又はスクラ
イビングによりウェハを切断する請求項１記載の表示用
基板の製造方法。 - 【請求項４】 絶縁材料からなるウェハを用意し、所定
の分離帯を介して互いに隔てられた複数の区画を設定す
る第一工程と、 各区画に対して複数の薄膜トランジスタを含む下層領域
を集積形成する第二工程と、 分離帯を除いて該ウェハを平坦化膜で選択的に被覆し、
各区画に設けられた下層領域表面の凹凸を埋める第三工
程と、 各区画内で該平坦化膜の平らな表面に複数の画素電極を
マトリクス状に集積形成し該平坦化膜を介して該下層領
域に接続する上層領域とする第四工程と、 該分離帯に沿ってウェハを切断し個々の区画に分離して
複数の表示用基板とする第五工程と、 該表示用基板に所定の間隙を介して対向基板を接合し、
該間隙に液晶を封入する第六工程とを行なう液晶表示装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16604394A JP3277702B2 (ja) | 1994-06-24 | 1994-06-24 | 表示用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16604394A JP3277702B2 (ja) | 1994-06-24 | 1994-06-24 | 表示用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0815730A true JPH0815730A (ja) | 1996-01-19 |
| JP3277702B2 JP3277702B2 (ja) | 2002-04-22 |
Family
ID=15823897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16604394A Expired - Lifetime JP3277702B2 (ja) | 1994-06-24 | 1994-06-24 | 表示用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277702B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003035898A (ja) * | 2001-07-24 | 2003-02-07 | Toshiba Corp | 平面表示素子及び平面表示素子の製造方法 |
| JP2005099266A (ja) * | 2003-09-24 | 2005-04-14 | Dainippon Printing Co Ltd | 位相差制御基板およびディスプレイ |
| JP2006303166A (ja) * | 2005-04-20 | 2006-11-02 | Seiko Epson Corp | 薄膜素子の製造方法、薄膜素子、及び電子機器 |
| KR101043480B1 (ko) * | 2008-05-13 | 2011-06-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US7978190B2 (en) | 1997-08-20 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
| CN111308816A (zh) * | 2020-02-28 | 2020-06-19 | 重庆京东方光电科技有限公司 | 有机膜、阵列基板、显示面板及显示装置 |
-
1994
- 1994-06-24 JP JP16604394A patent/JP3277702B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978190B2 (en) | 1997-08-20 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
| JP2003035898A (ja) * | 2001-07-24 | 2003-02-07 | Toshiba Corp | 平面表示素子及び平面表示素子の製造方法 |
| JP2005099266A (ja) * | 2003-09-24 | 2005-04-14 | Dainippon Printing Co Ltd | 位相差制御基板およびディスプレイ |
| JP2006303166A (ja) * | 2005-04-20 | 2006-11-02 | Seiko Epson Corp | 薄膜素子の製造方法、薄膜素子、及び電子機器 |
| KR101043480B1 (ko) * | 2008-05-13 | 2011-06-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN111308816A (zh) * | 2020-02-28 | 2020-06-19 | 重庆京东方光电科技有限公司 | 有机膜、阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3277702B2 (ja) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383047B2 (ja) | アクティブマトリクス基板 | |
| US7609359B2 (en) | Method of manufacturing liquid crystal panel | |
| KR100934823B1 (ko) | 횡전계 방식 액정표시소자 및 그 제조방법 | |
| EP0887695A2 (en) | Electro-optical device substrate and electro-optical device comprising such a substrate | |
| US6549259B2 (en) | Liquid crystal display panel and fabrication method of the same | |
| JP2003228053A (ja) | 液晶表示装置及びその製造方法 | |
| JPH08262474A (ja) | 液晶表示装置 | |
| US20020018149A1 (en) | Liquid crystal display panel and method of manufactuing the same | |
| JPH09244055A (ja) | 液晶表示装置 | |
| TW474023B (en) | Thin film transistor process of liquid crystal display | |
| JPH0926601A (ja) | 液晶表示装置およびその製造方法 | |
| JP3277702B2 (ja) | 表示用基板の製造方法 | |
| JPH04116624A (ja) | 半導体単結晶基板液晶パネル装置 | |
| US6353464B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring | |
| JPH0943616A (ja) | 液晶表示装置 | |
| JP4381691B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JP2001272698A (ja) | 液晶表示装置の製造方法 | |
| JP2000029061A (ja) | 液晶表示装置およびその製造方法 | |
| JP2715521B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3663978B2 (ja) | 半導体装置の製造方法 | |
| KR20050113906A (ko) | 액정표시장치용 액정패널 및 그 제조 방법 | |
| JPH0882805A (ja) | 液晶表示装置 | |
| JP2003186020A (ja) | 液晶表示装置及びその製造方法 | |
| JPH09179140A (ja) | 液晶表示装置の製造方法 | |
| JPH0815731A (ja) | 表示用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |