JPH0217104Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、例えば金庫等に用いることができる
電子錠に関するものである。

予め設定された暗誦番号をキー操作等によつて
入力することにより錠装置を解錠するようにした
電子錠は既に提案されている。

本考案の目的は、防犯態勢の弱い夜間は所定の
多数桁の暗誦番号を入力しなければ解錠すること
ができないようにして信頼性の高い電子錠を提供
すると共に、防犯態勢が比較的強固な昼間は一部
の桁の暗誦番号を入力するだけで解錠することが
できるようにして迅速な解錠操作を可能にした電
子錠を提供することにある。

以下、図示の実施例によつて本考案を説明す
る。

第１図において、金庫１に蝶番２によつて開閉
可能に設けられた扉にはプレート３が取り付けら
れており、プレート３には、金庫本体と扉との間
において閂を係脱させるための操作ハンドル４
と、電子錠の操作用キーボード６と、制御回路切
換え用各種スイツチ７が設けられている。キーボ
ード６は、第２図に示されているように、押しボ
タンスイツチでなる「０」から「９」までのテン
キー８と、「※」の記号が付されたエンターキー
と、「＃」の記号が付されたキーとを有している。

次に、金庫１の内部機構を説明する。第３図に
おいて、符号９は前記ハンドル４の回動操作によ
り図の左右方向に移動して金庫本体と係脱する閂
であつて、閂９に形成された切欠９ａには電子錠
装置に含まれる駆動源たるソレノイド１１により
駆動される被駆動部材たるプランジヤ１４が係脱
しうるようになつている。プランジヤ１４は、ソ
レノイド１１が励磁されるとソレノイド１１に吸
引されて閂９の切欠９ａから離脱し、また、ソレ
ノイド１１が消磁されるとばね１２の付勢力によ
りソレノイド１１から突出して閂９の切欠９ａに
係合しうるようになつている。図示の状態は、ソ
レノイド１１が消磁されてプランジヤ１４が閂９
の切欠９ａに係合し、閂９が金庫本体と係合した
状態で拘束され、施錠状態になつている。しか
し、後に述べるような回路によつてソレノイド１
１が励磁されると、プランジヤ１４がばね１２の
弾力に抗し吸引されて閂９の切欠９ａから離脱
し、閂９を自由に動かしうる状態、即ち解錠状態
にすることができるようになつている。

次に、本考案に用いられる電子錠装置の電気回
路例について説明する。

第４図において、記号乃至は前記テンキー
８を示しており、これらのテンキーを選択操作す
るとこれに対応するスイツチがオンとなり、ダイ
オードマトリクス回路により４ビツトの２進法に
よるデジタル信号として出力され、ラツチ回路
C₁により一時記憶されるようになつている。ラ
ツチ回路C₁は記憶装置の一部をなし、この記憶
装置はラツチ回路C₁のほかにラツチ回路C₂乃至
C₈が列設されて全体として８桁の記憶装置列に
なつていて、前記テンキーを一ずつ押すたびに生
ずる信号を各ラツチ回路C₁乃至C₈のクロツク端
子CLKに入力することにより、順次下位の桁の
ラツチ回路におけるラツチ信号を上位の桁のラツ
チ回路にシフトするようになつている。ただし、
第４桁のラツチ回路の４ビツトの出力データはそ
れぞれ一群のトライステート回路Tr₁，Tr₂，
Tr₃，Tr₄を介して第５桁のラツチ回路C₅に入力
されるようになつており、また、前記ダイオード
マトリクス回路からの４ビツトの出力データはそ
れぞれ他の一群のトライステート回路Tr₅，Tr₆.
Tr₇，Tr₈を介して第５桁のラツチ回路C₅に入力
されるようになつている。各ラツチ回路C₁乃至
C₈のラツチ信号はそれぞれのQ₀乃至Q₃端子から
コンパレータCP₁乃至CP₈のP₀乃至P₃端子に入力
されるようになつている。記号「※」で示すエン
ターキーを押すとそれに対応したスイツチがオン
になつて、アンド回路a₁（以下、アンド回路につ
いては「a₁」「a₂」のように略する）を介しコン
パータCP₁のIN端子に「Ｈ」信号が入力されるよ
うになつている。符号D_S1乃至D_S8は任意の暗誦番
号の設定部を成すデジスイツチであり、これらデ
ジスイツチは２進法により４ビツトのデジタル信
号を出力するようになつている。各デジスイツチ
D_S1乃至D_S8の出力信号は、それぞれ対応するコン
パレータCP₁乃至CP₈の入力端子B₀乃至B₃に入力
されるようになつている。コンパレータCP₁はデ
ジスイツチD_S1からの信号とラツチ回路C₁のラツ
チ信号とを比較し、比較が一致したときは上記エ
ンターキーの操作によつて入力された「Ｈ」信号
を出力端子Ｑから出力するようになつている。そ
のほかの各桁のコンパレータCP₂乃至CP₈も同様
に、それぞれ対応する桁のデジスイツチからの信
号とラツチ回路からの信号とを比較し、比較が一
致したときは下位の桁のコンパレータから出力さ
れた「Ｈ」信号を上位の桁のコンパレータに対し
て出力するようになつている。従つて、全桁のコ
ンパレータが比較一致の状態においてエンターキ
ーを操作すると、エンターキーの操作によつて出
力された「Ｈ」信号が各コンパレータCP₁乃至
CP₈を通り、最上位のコンパレータCP₈の出力端
子Ｑから「Ｈ」信号が出力されるようになつてい
る。なお、第５桁のコンパレータCP₅のIN端子に
は、第４桁のコンパレータからの信号がオア回路
O₁（以下、オア回路については「O₁」「O₂」のよ
うに略する）を介して加えられるようになつてい
る。

第４図において記号CdSは金庫等が置かれてい
る環境の明るさ、具体的には夜間であるか昼間で
あるかを検知する光センサであつて、CdSの出力
信号は差動アンプAMPに入力され、環境の明る
さが一定値以下、即ち夜間になるとアンプAMP
からフリツプフロツプ回路FF₁（以下、フリツプ
フロツプ回路については「FF₁」、「FF₂」のよう
に略示する）のクリア端子CLに「Ｈ」信号を加
えるようになつている。FF₁の端子Ｑの信号はa₂
に加えられるようになつている。SW₁は電子錠装
置の解錠操作を簡単化するための操作スイツチで
あつて、スイツチSW₁がオフの場合はa₂に「Ｈ」
信号が加えられるようになつている。a₂の出力は
a₃に加えられると共に、インバータIn₁を介して
a₁に加えられるようになつており、a₃の出力は
O₁を介して第５桁のコンパレータCP₅のIN端子
に加えられるようになつている。a₂の出力はま
た、前記トライステート回路Tr₁，Tr₂，Tr₃，
Tr₄の制御端子（ストローブ入力）に加えられる
ようになつている。さらに、a₂の出力はインバー
タIn₂で反転されたのち前記トライステート回路
Tr₆，Tr₆，Tr₇，TF₈の制御端子（ストローブ入
力）に加えられるようになつている。a₃の今一つ
の入力端子には、エンターキーの操作によつて生
ずる信号Ｙが加えられるようになつている。

第４図において、符号LSは扉の開閉検知スイ
ツチで、このスイツチLSは扉が開いているとき
はオフとなつて「Ｈ」信号を出力し、O₂に加え
られるようになつている。O₂にはまた、第５図
におけるイニシヤルリセツト回路IRからイニシ
ヤルリセツト信号Ｚが加えられるようになつてい
る。O₂の出力はO₃及びO₄に加えられ、O₃の出力
はFF₂の端子CLに、O₄の出力はFF₃の端子CLに
加えられるようになつている。FF₂の端子Ｑの出
力信号はFF₁のプリセツト端子PRに加えられ、
FF₂の端子の出力信号はO₄に加えられるように
なつている。FF₂の端子Ｑの出力信号はまたトラ
ンジスタTrのベースに加えられると共にa₄に加
えられ、さらに、各ラツチ回路C₁乃至C_Nのリセ
ツト端子RSTに加えられるようになつている。
a₄にはまた発振回路OSC₁からクロツクパルスが
加えられ、a₄を通つたクロツクパルスはFF₃のク
ロツク端子CKに加えられるようになつている。
FF₃はタイマーとしての機能を有し、所定数のク
ロツクパルスが加えられると端子Q₁₀から「Ｈ」
信号を出力し、O₃に加えるようになつている。
上記トランジスタTrはリレーコイルＬを制御す
るものであり、リレーコイルＬに通電されるとそ
の接点R₁がオンになり、第５図におけるソレノ
イド１１に通電されるようになつている。

前記記号「※」で示されるキーを押すことによ
つて生ずるエンター信号Ｙは、第５図における
FF₅，FF₆及びFF₇の各端子CKに加えられるよう
になつている。

第５図において、FF₅の端子Ｄには直流電源
Vccが加えられ、FF₅の端子Ｑの出力はFF₆の端
子Ｄに、FF₆の端子Ｑの出力はFF₇の端子Ｄに、
FF₇の端子Ｑの出力はa₇に加えられると共にイン
バータI₂を介してa₆に加えられ、また、インバー
タI₃，I₄を介してパイロツトランプＰの一方の端
子に加えられるようになつている。パイロツトラ
ンプＰの他方の端子には直流電源Vccが加えられ
るようになつている。a₇にはまた発振器OSC₂か
ら所定周波数のクロツクパルスが加えられるよう
になつている。a₇の出力はFF₄の端子CKに加え
られるようになつている。FF₄はタイマーとして
の機能を有し、a₇を介して加えられるクロツクパ
ルスを計数してこの計数値が所定数に達すると端
子Q₁₀から「Ｈ」信号を出力するようになつてい
る。このFF₄の端子Q₁₀からの信号、a₆の出力信
号及びイニシヤルリセツト回路IRからの信号は、
それぞれO₅を介してFF₅，FF₆，FF₇のクリア端
子CLにクリア信号として入力されるようになつ
ている。FF₇の端子の出力はa₅に加えられると
共に、FF₄の端子CLに加えられるようになつて
いる。第４図における最上桁のコンパレータCP₈
の端子Ｑの出力Ａは、第５図におけるa₅及びa₆の
一つの入力端子に加えられるようになつている。
第５図におけるa₅の出力Ｂは第４図におけるFF₂
のプリセツト端子PRに加えられるようになつて
いる。

次に、上記実施例の動作を説明する。

夜間の場合 夜間は環境が暗いため、センサCbSの抵抗値が
大きく、アンプAMPからFF₁の端子CLに「Ｈ」
信号が加えられ、FF₁の端子Ｑの出力は「Ｌ」と
なる。従つて、スイツチSW₁がオンであるかオフ
であるかに拘らずa₂の出力は「Ｌ」となり、イン
バータIn₁を介してa₁に「Ｈ」信号が加えられ、
また、インバータIn₂を介してトライステート回
路Tr₅，Tr₆，Tr₇，Tr₈の制御端子に「Ｈ」信号
が加えられてこれらトライステート回路が遮断状
態となる一方、a₂の「Ｌ」出力信号が他のトライ
ステート回路Tr₁，Tr₂，Tr₃，Tr₄の制御端子に
加えられてこれらトライステート回路は入力デー
タをそのまま出力させるバツフアとしての作動状
態となる。そこでいま、テンキー操作により８桁
の所定数値を入力すると共に、最後にエンターキ
ーを押したとする。テンキー操作により入力され
た信号は各ラツチ回路C₁乃至C₈において順次シ
フトされ、８桁分の入力完了によりそれぞれの桁
における数値信号を一時記憶すると共にそれぞれ
の記憶信号をそれぞれの桁のコンパレータCP₁乃
至CP₈に入力する。各桁のコンパレータCP₁乃至
CP₈は、上記各桁の記憶信号と予め設定された各
桁のデジスイツチD_S1乃至D_S8からの信号とを比較
し、総ての桁の比較一致により、エンターキーの
操作によつてa₁を介しコンパレータCP₁に加えら
れた「Ｈ」信号を各コンパレータCP₁乃至CP₈を
直列的に介してコンパレータCP₈の端子Ｑから出
力し、第５図におけるa₅とa₆に加える。a₅の他方
の入力は、後で述べる特別の場合を除き通常は
「Ｈ」となつているから、a₅の出力は「Ｈ」とな
り、第４図のFF₂にプリセツト信号として加えら
れる。これによりFF₂の端子Ｑの出力が「Ｈ」、
トランジスタTrがオンとなり、リレーコイルＬ
が励磁され、接点R₁がオンとなり、ソレノイド
１１に給電され、第３図について説明した通り、
錠装置の解錠が行なわれることになる。

なお、FF₂の端子Ｑからの「Ｈ」信号は各ラツ
チ回路C₁乃至C₈のリセツト端子に入力されて記
憶が消去されると共に、a₄にも加えられてa₄のゲ
ートを開き、発振器OSC₁からのクロツクパルス
FF₂のクロツク入力端子に加える。FF₃はこのク
ロツクパルスを計数し、所定の計数値に達する
と、端子Ｑから「Ｈ」信号を出力し、この「Ｈ」
信号はO₃を介しFF₂のクリア端子CLに加えられ、
FF₂をクリアする。これによりトランジスタTrは
オフ、リレー接点R₁がオフになり、ソレノイド
１１への給電を絶つ。FF₂の端子Ｑの「Ｈ」信号
はFF₁にプリセツト信号として入力され、FF₁の
端子Ｑの出力を「Ｈ」に転換させる。

昼間の場合 昼間はセンサCdSの抵抗値が小さく、アンプ
AMPからFF₁の端子CLに入力される信号は
「Ｌ」となり、FF₁の端子Ｑの出力は「Ｈ」のま
まであり、この「Ｈ」信号がa₂に加えられる。そ
こでいま、スイツチSW₁がオンになつているもの
とすると、a₂の他方の入力信号は「Ｌ」であるか
ら、a₂の出力は「Ｌ」であり、前に述べた夜間の
動作と同様の動作が行なわれることになる。即
ち、８桁までの総ての暗誦番号を入力しなければ
解錠することができない。この場合は解錠操作の
簡便性よりも防盗性を重視したものということが
できる。

次に、スイツチSW₁をオフにしたとすると、a₂
の入力はすべて「Ｈ」となるからa₂の出力は
「Ｈ」となり、a₃の一方の入力が「Ｈ」となる。
従つて、第４桁のラツチ回路と第５桁のラツチ回
路C₅の間のトライステート回路Tr₁，Tr₂，Tr₃，
Tr₄は上記「Ｈ」信号により遮断状態となり、一
方、別のトライステート回路Tr₅，Tr₆，Tr₇，
Tr₈は、それらの制御端子に上記「Ｈ」信号がイ
ンバータIn₂で「Ｌ」に反転されて入力されるた
め導通状態となり、テンキー操作によるデジタル
信号を第５桁のラツチ回路C₅に直接加える状態
になる。上記a₂からの「Ｈ」信号はインバータ
In₁で「Ｌ」に反転されてa₁に加えられるから、
a₁はエンターキーの操作による「Ｈ」信号を第１
桁のコンパレータCP₁に入力することはできな
い。これに対しa₃の入力の一つにはa₂から「Ｈ」
信号が加えられているため、エンターキーの操作
による「Ｈ」信号はa₃を通り、さらにO₁を通つ
て第５桁のコンパレータCP₅のIN端子に加えられ
ることになる。そこでいま、テンキー操作により
上位４桁のみの暗誦番号を入力し、そのあとエン
ターキーを操作したとする。テンキー操作による
デジタル信号は、下位４桁のラツチ回路を無視し
てトライステート回路Tr₅，Tr₆，Tr₇，Tr₈を介
し第５桁のラツチ回路C₅に直接入力されるから、
上位４桁の信号の入力により上位４桁のラツチ回
路C₅乃至C₈はそれぞれの桁の信号を記憶し、上
位４桁のコンパレータCP₅乃至CP₈はこれら上位
４桁の比較一致により、前記a₃，O₁を通して入
力されたエンター信号を通過させて最上位のコン
パレータCP₈の端子Ｑから出力し、これを第５図
におけるa₅とa₆に加える。以後は前述の夜間の場
合と同様に解錠動作が行なわれることになる。即
ち、この場合は上位４桁のみで解錠が可能であ
り、これによつて解錠操作の迅速化を図ることが
できる。

朝一番に解錠する場合 夜の間にFF₁の端子CLにクリア信号が入力さ
れ、また、施錠状態ではFF₁にプリセツト信号の
入力がないから、FF₁の端子Ｑの出力は「Ｌ」で
あり、よつて、スイツチSW₁がオンであるかオフ
であるかに拘らずa₂の出力は「Ｌ」となり、一群
のトライステート回路Tr₁，Tr₂，Tr₃，Tr₄は導
通状態となるのに対し他の一群のトライステート
回路Tr₅，Tr₆，Tr₇，Tr₈は遮断状態となるか
ら、この場合は、８桁までの信号を入力する必要
がある。これは防盗性を重視したものである。以
後は前述の場合と同じに動作する。

次に、各種付属回路について説明する。

リミツトスイツチLSは、扉が閉じている場合
にのみ電子錠の解錠動作が行なわれるようにする
ためのものであつて、扉が開いているときはリミ
ツトスイツチLSがオフになつて「Ｈ」信号が出
力され、O₂，O₃を介してFF₂のクリア端子CLに
加えられ、もつてソレノイド１１が励磁されるこ
とのないようになつている。

第５図におけるFF₅，FF₆，FF₇及びFF₄を含む
部分は、テンキーによる数値の入力操作が誤つて
３回連続して行なわれた場合に、一定時間が経過
しない限りキーボードを操作しても解錠不能とす
ることにより防盗効果を高めた回路部分である
が、本考案の要旨とは直接関係がないから、詳細
な説明は省略する。

以上述べた本考案の実施例によれば、周囲が暗
い場合は所定の多数の桁の暗誦番号を入力しなけ
れば解錠できず、逆に周囲が明るい場合は一部の
桁の暗誦番号の入力だけで解錠できるように、自
動的に切換えられるようにしたから、防犯態勢の
弱い夜間においては解錠し難くなつて信頼性が向
上し、また、防犯態勢が比較的強固な昼間は解錠
操作を迅速に行なうことができ、もつて、高い防
盗性と高い操作性とを兼ね備えた電子錠を提供す
ることができる。

なお、上記実施例では暗誦番号の桁が全部で８
桁となつていたが、電子錠の使用目的等により自
由に桁数を増減してよく、また、昼間に迅速な解
錠を行なう場合の桁数を任意に増減してもよい。

次に、第６図に示された本考案の別の回路例に
ついて説明する。前に述べた第４図の回路例は、
迅速な解錠操作を行なうための暗誦番号の桁を上
位の一部だけにしていたが、第６図の回路例は中
間位の一部の桁だけで解錠できるようにしたもの
である。第６図の回路の多くは第４図の回路構成
と同じであるから、第４図の回路構成と異なる点
を重点に説明する。

第６図において、一群のトライステート回路
Tr₁，Tr₂，Tr₃，Tr₄は第２桁のラツチ回路C₂と
第３桁のラツチ回路C₃との間に挿入されており、
また、テンキー操作によるデジタル信号が他の一
群のトライステート回路Tr₅，Tr₆，Tr₇，Tr₈を
介して第３桁のラツチ回路C₃に直接導入される
うるようになつている。一群のトライステート回
路Tr₁，Tr₂，Tr₃，Tr₄の制御端子にはa₂の出力
が加えられ、他の一群のトライステート回路
Tr₅，Tr₆，Tr₇，Tr₈の制御端子にはa₂の出力が
インバータIn₂による反転信号Ｘが加えられるよ
うになつている。第２桁のコンパレータCP₂の端
子Ｑの出力はO₁を介して第３桁のコンパレータ
CP₃のIN端子に入力されるようになつている。入
力端子の一つにエンター信号が入力されるa₃の出
力はFF₈のプリセツト端子PRに加えられ、FF₈の
クリア端子CLにはイニシヤルリセツト信号Ｚと
FF₃のQ₁₀の出力信号ＷがO₇を介して入力される
ようになつている。FF₈の端子Ｑの出力と第６桁
のコンパレータCP₆の端子Ｑの出力はそれぞれa₈
に入力されるようになつている。a₈の出力と第８
桁のコンパレータCP₈の端子Ｑの出力はそれぞれ
O₆に加えられ、O₆の出力は第５図におけるa₅と
a₆に加えられるようになつている。

次に、第６図の回路の動作を説明する。

まず、夜間の場合、あるいは昼間であつてもス
イツチSW₁がオンになつているときは、第４図の
回路の場合と同じくa₂の出力が「Ｌ」となるた
め、一群のトライステート回路Tr₁，Tr₂，Tr₃，
Tr₄は導通状態となり、他の一群のトライステー
ト回路Tr₅，Tr₆，Tr₇，Tr₈は遮断状態となり、
さらに、エンターキーの操作によるエンター信号
はa₃を通過することができず、さらに、a₃の出力
が「Ｌ」でFF₈はプリセツトされずa₈は遮断され
たままであるから、エンターキーの操作によるエ
ンター信号は全桁のコンパレータが比較一致しな
い限りFF₂のプリセツト信号として出力されるこ
とはない。即ち、全桁の暗誦番号を入力しない限
り解錠することはできない。

次に、昼間においてスイツチSW₁をオフにする
と、第４図の場合と同様にa₂の出力は「Ｈ」とな
り、一群のトライステート回路Tr₁，Tr₂，Tr₃，
Tr₄は遮断、他の一群のトライステート回路Tr₅，
Tr₆，Tr₇，Tr₈は導通となる。また、エンターキ
ーの操作によるエンター信号は、a₃，O₁を通つ
て第３桁のコンパレータCP₃のIN端子に入力され
ると共に、a₃を通つてFF₃のプリセツト信号とし
て入力されFF₈のＱ端子の出力が「Ｈ」に反転す
る。そこで、第３桁から第６桁までの中間位の４
桁分の暗誦番号をテンキー操作によつて入力する
と、暗誦番号信号はトライステートTr₅，Tr₆，
Tr₇，Tr₈を通してラツチ回路C₃，C₄，C₅，C₆に
順次シフトされながら記憶され、各コンパレータ
CP₃，CD₄，CP₅，CP₆の比較が一致する。次に
エンター信号が出力されるとこのエンター信号は
a₃，O₁を介してコンパレータCP₃に入力され、さ
らにコンパレータ列CP₃，CP₄，CP₅，CP₆を介し
てa₈に入力される。一方、前述のように、FF₈の
端子Ｑの出力は「Ｈ」となり、この信号がFF₂の
プリセツト信号となつて解錠されることになる。
即ち、この場合は、中間位の４桁の暗誦番号の入
力とエンターキーの操作により迅速に解錠できる
ことになる。なお、解錠後一定時間経過すること
により、FF₃の端子Q₁₀から「Ｈ」信号が出力さ
れ、これによりFF₈が原状に復帰する。

第６図の回路を用いれば、中間位の一部の暗誦
番号の入力により解錠できるし、また、例えばロ
ータリースイツチ等により一群のトライステート
回路及び他の一群のトライステート回路の挿入位
置を選択できるようにし、かつ、コンパレータ列
中のO₁の挿入位置及びa₈への信号取り出し位置
を選択できるようにしておけば、迅速な解錠を行
なう場合の桁数及び桁位置を任意に選択すること
ができる。もちろん、切換スイツチを用いなくて
も、製作段階において迅速な解錠を行なう場合の
桁数及び桁位置を任意に設定するようにしても差
し支えない。

このように、本考案によれば、防犯態勢の弱い
夜間においては多くの桁の暗誦番号を入力しなけ
ればならないから解錠し難くなつて盗難防止上の
信頼性が向上し、また、防犯態勢が比較的強固な
昼間は少ない桁の暗誦番号の入力により解錠でき
るから迅速な解錠操作を行なうことができ、もつ
て、高い防盗性と高い操作性を兼ね備えた電子錠
を提供することができる。

【図面の簡単な説明】

第１図は本考案の電子錠を有する金庫の外観の
例を示す正面図、第２図は同上金庫に用いられる
キーボードの拡大正面図、第３図は本考案に用い
られる機構部の一例を示す正面図、第４図は本考
案に用いられる制御回路の一例を部分的に示す回
路図、第５図は同上制御回路の他の部分を示す回
路図、第６図は本考案に用いられる制御回路の別
の例を第４図に対応して示す回路図である。 ８……テンキー（操作部）、１１……ソレノイ
ド（駆動手段）、１４……プランジヤ、CdS……
光センサ、C₁，C₂，C₃，C₄，C₅，C₆，C₇，C₈…
…ラツチ回路（記憶装置）、D_S1，D_S2，D_S3，D_S4，
D_S5，D_S6，D_S7，D_S8……デジスイツチ（設定部）、
CP₁，CP₂，CP₃，CP₄，CP₅，CP₆，CP₇，CP₈…
…コンパレータ、Tr₁，Tr₂，Tr₃，Tr₄……一群
のトライステート回路、Tr₅，Tr₆，Tr₇，Tr₈…
…他の一群のトライステート回路。

Claims (1)

1. 【実用新案登録請求の範囲】 任意の複数桁のデジタル信号を入力することが
   できる操作部と、上記デジタル信号を記憶する複
   数桁の記憶装置列と、予め任意の値のデジタル信
   号を出力するように設定することができる複数桁
   の設定部と、上記記憶装置列に記憶されたデジタ
   ル信号と設定部からのデジタル信号とを各桁ごと
   に比較して各桁において比較が一致したときに解
   錠信号を出力するコンパレータと、このコンパレ
   ータからの解錠信号により施錠装置を解錠する駆
   動手段とを有する電子錠であつて、 上記記憶装置列の中間に挿入されて各ビツトの
   データを前後の記憶装置間で伝達する第１のトラ
   イステート回路群と、 操作部と上記記憶装置列の中間との間に接続さ
   れた第２のトライステート回路群と、 周囲の明るさが所定の明るさ以上になつた場合
   に検知信号を出力する光センサとを有し、 上記光センサの検知信号で第１のトライステー
   ト回路群を遮断し、第２のトライステート回路群
   を導通状態とすべく、上記光センサの出力を上記
   第１のトライステート回路群及び第２のトライス
   テート回路群の各制御端子に接続したことを特徴
   とする電子錠。