JPH02170237A - 割り込み制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 情報処理システム内の下位処理装置から中央処理装置に
対して発生する割り込みを制御するための割り込み制御
方式に関し、 特定の下位処理装置の特定の優先順位の割り込みだけを
制御することを可能にすると共に、特定の優先順位の割
り込み制御に関して高速に割り込みマスクを制御するこ
とが出来るようにすることを目的とし、 下位処理装置から中央処理装置に対して発生する優先順
位別の割り込みを、上記中央処理装置内に設けた下位処
理装置別の割り込み制御マスクおよび優先順位別の割り
込み制御マスクと、上記下位処理装置内にそれぞれ設け
た優先順位別の割り込み制御マスクとで制御するように
する。

〔産業上の利用分野〕

本発明は、情報処理システム内の下位処理装置から中央
処理装置に対して発生する割り込みを制御するための割
り込み制御方式に関する。

〔従来の技術］ 情報処理システムにおいて、下位処理装置（以下、ＰＵ
、という）が中央処理装置（以下、ＣＰＵ１という）に
対して何らかの情報を通知したい場合には割り込みとい
う処理を行う。具体的にはＰＵがＣＰＵとの間に接続さ
れている信号線を用いてＣＰＵに対して割り込み信号を
発生することにより行う、それぞれの割り込みには予め
優先順位が定められており、複数の割り込みが同時に発
生した場合には、ＣＰＵはこの優先順位に従ってどの割
り込みを優先的に受は付けるかを決定する。

割り込み信号は割り込みマスクビットにより制御され、
ＣＰＵはこのマスクビットの状態によって割り込みの受
は付けを可能にしたり禁止したりする。

情報処理システムの割り込み制御方式としては次のよう
ないくつかの方式がある。

まず、ＰＵ小単位割り込みを制御する方式は、１つのマ
スクビットを１台のＰＵに対応させた割り込み制御マス
クを用い、マスクビットの状態により対応するＰＵから
の割り込みを制御する方式である。この方式は１台のＰ
Ｕの全優先順位の割り込みに対して共通に作用するため
、あるＰＵからの割り込みの受は付けを禁止した場合、
そのＰＵからの割り込みは全て受は付は禁止となる。

優先順位単位に割り込みを制御する方式は、１つのマス
クビットを１つの割り込み優先順位に対応させた割り込
み制御マスクを用い、マスクビットの状態により対応す
る優先順位の割り込みを制御する方式である。この方式
は全てのＰＵに対して共通に作用するため、特定の優先
順位の割り込みの受は付けを禁止した場合、その特定の
優先順位の割り込みは全てのＰＵに対して受は付は禁止
となる。

また、これらの両方式を組み合わせ、ＰＵ小単位割り込
み制御マスクと優先順位単位の割り込み制御マスクの両
方を用いた割り込み制御方式も知られている。

〔発明が解決しようとする課題］ しかし、前述した従来の割り込み制御方式によると、各
ＰＵ小単位優先順位別の割り込み制御をすることは出来
ない。つまり、特定のＰＵの特定の優先順位の割り込み
だけを禁止するということは出来ない、また、前述した
割り込み制御方式を２重化システムに適用した場合、各
システム別に割り込みの優先順位を割り当てる際に２重
化に関与しないＰＵにまで影響を与えるという不都合が
ある。

第３図を例に説明すると、同一構成の主系システムＩＡ
と従系システムＩＢとから成る２重化システムは、シス
テムの運用中に主系システムｌＡがダウンしても従系シ
ステムＩＢが迅速に処理を引き継ぐことによってシステ
ムの連用に中断が生じないように構成されている。

主系システムＩＡは１台のＣＰＵ２Ａと２台のＰＵ３Ａ
および４Ａが共通バス５Ａを介して接続されており、Ｃ
ＰＵ２Ａ内にはＰＵ３Ａおよび４Ａに対応した割り込み
制御マスク６Ａおよび７Ａ、割り込みの優先順位に対応
した割り込み制御マスク８Ａおよび９Ａが設けられてい
る。

従系システムＩＢも１台のＣＰＵ２Ｂと２台のＰＵ３Ｂ
および４Ｂが共通バス５Ｂを介して接続され、ＣＰＵ２
Ｂ内にはＰＵ３Ｂおよび４Ｂに対応した割り込み制御マ
スク６Ｂおよび７Ｂ、割り込みの優先順位に対応した割
り込み制御マスク８Ｂおよび９Ｂがそれぞれ設けられて
いる。

また、主系システムＩＡのＰＵ４Ａと従系システムＩＢ
のＰＵ４　Ｂとは共通バス１０を介して接続され、共通
バス１０には主系システムＩＡと従系システムＩＢとの
間で共通のデータの保存および通信を行う共通メモリ（
以下、ＣＭＡ、という）１１が接続されている。このＣ
ＭＡＩＩは各県のＣＰＵに対して割り込みを発生するこ
とが出来る。

第３図に示す２重化システムは、割り込みの優先順位に
関して優先順位の低い割り込みレベル１と、優先順位の
高い割り込みレベル２を処理することが出来る。例えば
、ＣＭＡＩＩからの割り込みが主系システムＩＡに対し
てのものか従系システムＩＢに対してのものかは、各県
のＣＰＵがＣＭＡＩＩからの割り込みの優先順位のレベ
ルで判断する。主系システムＩＡに対しての割り込み優
先順位レベルをレベル１２従系システムＩＢに対しての
割り込み優先順位レベルをレベル２とした場合、主系シ
ステムＩＡのＣＰＵ２Ａはレベル２に対応する割り込み
制御マスク（例えば、マスク９Ａ）を閉じることにより
従系システムＩＢに対する割り込みを誤って受は付ける
ことのないようにする。同様にして従系システムＩＢで
もレベル１に対応する割り込み制御マスク（例えば、マ
スク８Ｂ）を閉じ、主系システムＩＡに対する割り込み
を誤って受は付けることのないようにする。

ところが、この割り込み制御方式によると、２重化シス
テムの構築に関して直接的には無関係なＰＵ３Ａおよび
３Ｂまでが割り込みに関して影響を受けるという不都合
がある。すなわち、ＣＰＵ２Ａはレベル２に対応する割
り込み制御マスク９Ａを閉じているため、ＰＵ３Ａから
の割り込みに関してもレベル２の優先順位のものは受は
付けなくなってしまう、同様にＰＵ３ＢからＣＰＵ２Ｂ
に対する割り込みもレベル１の優先順位のものは受は付
けなくなってしまう。

このような不都合を解決するためには、第４図に示すよ
うに、優先順位別の割り込み制御マスクを各ＰＵ内に設
け、全ＰＵに対して優先順位別の割り込み制御マスクの
設定を可能にすればよい。

このシステムはＣＰＵ内にあった優先順位別の割り込み
制御マスクを除去し、各ＰＵ内に優先順位別の割り込み
制御マスク１２Ａ−１５Ａ、１２Ｂ〜１５Ｂをそれぞれ
新たに配置した点を除いては第３図と同一の構成を有し
ている。

しかし、この方式はＰＵ内の割り込み制御マスクを更新
するたびにＣＰＵから共通バスを介してＰＵにコマンド
を送る必要があるため、処理に時間がかかるという不都
合がある。すなわち、オペレーティング・システム（以
下、Ｏ８、という）は実行中のプログラムと割り込みと
の間の優先順位の関係を保証するため、実行中のプログ
ラムの走行レベルに対応して割り込みを優先順位別に制
御する動作を瀕繁に行っている。このため、割り込み制
御マスクの更新は高速に処理する必要があるが、第４図
のシステムのように更新のたびにＣＰＵとＰＵとの間で
通信を行っていては割り込み制御マスクの高速な更新は
困難であり、受は付けたくない割り込み処理を受は付け
てしまうという不都合もある。したがって、割り込み制
御マスクの高速な更新のためには、割り込み制御マスク
はＣＰＵ内に設けでおくことが望ましい。

本発明は、特定の下位処理装置の特定の優先順位の割り
込みだけを制御することを可能にすると共に、特定の優
先順位の割り込み制御に関して高速に割り込みマスクを
制御することが出来るようにすることを目的とする。

〔課題を解決するための手段〕

第１図の原理的構成図に示すように、下位処理装置ＰＵ
１、ＰＵ２から中央処理装置ＣＰＵに対して発生する優
先順位別の割り込みを、中央処理装置ＣＰＵ内に設けた
下位処理装置別の割り込み制御マスクＰＭＩ　、ＰＭ２
および優先順位別の割り込み制御マスクＬＭＩ　、ＬＭ
２と、下位処理装置Ｐｕｔ　、ＰＯ２内にそれぞれ設け
た優先順位別の割り込み制御マスクＬＭＩ　”　、ＬＭ
２　’とで制御し、特定の下位処理装置の特定の優先順
位の割り込みだけを制御するようにする。

〔作　用〕

優先順位別の割り込み制御マスクを高速に更新したい場
合は、中央処理装置ＣＰＵ内に設けた優先順位別の割り
込み制御マスクＬＭＩ　、ＬＭ２を更新し、また、下位
処理装置単位に優先順位別の割り込み制御を行いたい場
合は、下位処理装置ＰＵｌ　、ＰＯ２内にそれぞれ設け
た優先順位別の割り込み制御マスクＬＭ１’　、ＬＭ２
　”を更新することにより行う、各下位処理装置ＰＵＩ
　、ＰＯ２内の割り込み制御マスクＬＭＩ　’　、ＬＭ
２　’の更新は、最初に情報処理システムを起動させる
ときやシステムの構成を変更するときだけであるから割
り込み制御マスクの高速な更新には何ら差し支えはない
。

〔実施例〕

第２図は、本発明による割り込み制御方式の一実施例を
示すブロック図で、本発明を２重化システムに適用した
例を示している。

本実施例は、主系システムＩＡと従系システムＩＢとか
ら成り、主系システムＩＡは１台のＣＰＵ２Ａと２台の
ＰＵ３Ａおよび４Ａが共通バス５Ａを介して接続され、
ＣＰＵ２Ａ内にはＰＵ３Ａおよび４Ａに対応して割り込
み制御マスク６Ａおよび７Ａ、割り込みの優先順位に対
応して割り込み制御マスク８Ａおよび９Ａがそれぞれ設
けられている。また、ＰＵ３Ａおよび４Ａ内には優先順
位別の割り込み制御マスク１２Ａおよび１３Ａ。

１４Ａおよび１５Ａがそれぞれ設けられている。

従系システムＩＢも主系システムＩＡと同様に、１台の
ＣＰＵ２Ｂと２台のＰ０３Ｂおよび４Ｂが共通バス５Ｂ
を介して接続され、ＣＰＵ２Ｂ内にはＰ０３Ｂおよび４
Ｂに対応して割り込み制御マスク６Ｂおよび７Ｂ、割り
込みの優先順位に対応して割り込み制御マスク８Ｂおよ
び９Ｂがそれぞれ設けられている。また、ＰＵ３Ｂおよ
び４Ｂ内には優先順位別の割り込み制御マスク１２Ｂお
よび１３Ｂ、１４Ｂおよび１５Ｂがそれぞれ設けられて
いる。

さらに、主系システムＩＡのＰＵ４Ａと従系システムＩ
ＢのＰＵ４Ｂとは共通バス１０を介して接続され、共通
バス１０には主系システムＩＡと従系システムＩＢとの
間で共通のデータの保存および通信を行うための共通メ
モリ（以下、ＣＭ　Ａ、という）１１が接続されている
。

このような構成によれば、実行中のプログラムの走行レ
ベルに対応して優先順位別の割り込み制御マスクをＯ８
が高速に更新したい場合は、ＣＰＵ内に設けられた優先
順位別の割り込み制御マスクを用い、また、ＰＵ単位に
優先順位別の割り込み制御を行いたい場合は、各ＰＵ内
に設けた優先順位別の割り込み制御マスクを用いる。

ＰＵ内のマスクの制御は高速に行う必要はない。

なぜなら、Ｏ８が高速に更新する必要があるのは特定の
優先順位の割り込みであって特定のＰＵからの特定の優
先順位の割り込みではないからである。ＰＵ内の割り込
み制御マスクが更新されるのは、最初に情報処理システ
ムを起動させるときやシステムの構成を変更するときだ
けであるから、ＰＵ内に割り込み制御マスクを設けても
何ら差し支えはない。

なお、前述の実施例においては、本発明を２重化システ
ムに適用した場合について説明したが、これに限らず複
数のＰＵに対して各ＰＵ毎にある特定の割り込みだけを
受は付けたくないシステムであれば、本発明を適用する
ことにより前述の実施例と同様の効果を奏することが出
来る。

〔発明の効果〕

本発明によれば、中央処理装置側のハードウェアの変更
を行わずに割り込みの制御に関する制限を緩和すること
が出来、割り込み制御の高速性もｔ員なわずにより柔軟
な割り込み制御を実現することが可能となる。

【図面の簡単な説明】

第１図は本発明による割り込み制御方式の原理的構成図
、 第２図は本発明による割り込み制御方式の一実施例を示
すブロック図、 第３図および第４図は従来の割り込み制御方式を示すブ
ロック図である。 特許出廓人 冨士通株式会社

Claims (1)

【特許請求の範囲】
1. 下位処理装置（ＰＵ１、ＰＵ２）から中央処理装置（Ｃ
   ＰＵ）に対して発生する優先順位別の割り込みを、上記
   中央処理装置内に設けた下位処理装置別の割り込み制御
   マスク（ＰＭ１、ＰＭ２）および優先順位別の割り込み
   制御マスク（ＬＭ１、ＬＭ２）と、上記下位処理装置内
   にそれぞれ設けた優先順位別の割り込み制御マスク（Ｌ
   Ｍ１′、ＬＭ２′）とで制御し、特定の下位処理装置の
   特定の優先順位の割り込みだけを制御することを特徴と
   する割り込み制御方式。