JPS6027055A - 入出力チヤネル制御方式 - Google Patents
入出力チヤネル制御方式Info
- Publication number
- JPS6027055A JPS6027055A JP13561783A JP13561783A JPS6027055A JP S6027055 A JPS6027055 A JP S6027055A JP 13561783 A JP13561783 A JP 13561783A JP 13561783 A JP13561783 A JP 13561783A JP S6027055 A JPS6027055 A JP S6027055A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- channel control
- channel
- output channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電子計算機の入出力チャネル装置における
チャネル制御方式にかかわり、特に人出カチャネル装置
と外部の入出力制御装置間のインタフェース方式に関す
るものである。
チャネル制御方式にかかわり、特に人出カチャネル装置
と外部の入出力制御装置間のインタフェース方式に関す
るものである。
第１図は従来の入出力チャネル制御方式を示すブロック
構成図である。図において、１は中央処理装置、２は主
記憶装置、３は計算機の内部バス、４は入出力チャネル
装置、５は入出力チャネール装置４と複数の外部の入出
力制御装置６（サブチャネル０〜ｎ）とをそれぞれ接続
する入出力インタフェース、７は入出力装置である。上
記の様なブロック構成図において、その入出力動作は、
中央処理装置１から分離して設けられる入出力チャネル
装置４に任せて行われる。
構成図である。図において、１は中央処理装置、２は主
記憶装置、３は計算機の内部バス、４は入出力チャネル
装置、５は入出力チャネール装置４と複数の外部の入出
力制御装置６（サブチャネル０〜ｎ）とをそれぞれ接続
する入出力インタフェース、７は入出力装置である。上
記の様なブロック構成図において、その入出力動作は、
中央処理装置１から分離して設けられる入出力チャネル
装置４に任せて行われる。
第２図は、第１図の入出力チャネル制御方式に適用され
る入出力起動命令及びチャネル制御語の形式を示す図で
ある。図において、８は入出力起動命令、９は入出力起
動命令８に対応して主記憶装置２内に用意されたチャネ
ル制御語である。
る入出力起動命令及びチャネル制御語の形式を示す図で
ある。図において、８は入出力起動命令、９は入出力起
動命令８に対応して主記憶装置２内に用意されたチャネ
ル制御語である。
第３図は、第１図の入出力チャネル装置において、１つ
のサブチャネルに対応して保持され、かつこれを制御す
るためのチャネル制御情報の形式を示す図である。図に
おいて、４は入出力チャネル装置、１０は１つのサブチ
ャネルに対応して保持されるチャネル制御情報である。
のサブチャネルに対応して保持され、かつこれを制御す
るためのチャネル制御情報の形式を示す図である。図に
おいて、４は入出力チャネル装置、１０は１つのサブチ
ャネルに対応して保持されるチャネル制御情報である。
次に、上記した従来の入出力チャネル制御方式の動作に
ついて説明する。１回の入出力動作を実現するためには
、才ず、主記憶装置２上にチャネル制御語９が用意され
、次いで、中央処理装置１から入出力チャネル装置４に
対して入出力起動命令８が実行される。この入出力起動
命令８が人出カテヤネル装置４に受け付けられると、中
央処理装置１は入出力動作から解放され、それ以後の入
出力動作は、入出力チャネル装置４によって行われる。
ついて説明する。１回の入出力動作を実現するためには
、才ず、主記憶装置２上にチャネル制御語９が用意され
、次いで、中央処理装置１から入出力チャネル装置４に
対して入出力起動命令８が実行される。この入出力起動
命令８が人出カテヤネル装置４に受け付けられると、中
央処理装置１は入出力動作から解放され、それ以後の入
出力動作は、入出力チャネル装置４によって行われる。
入出力チャネル装置４は、主記憶装置２上に準備された
チャネル制御語９（Ｌ−自律的に取り込み、入出力起動
命令８で指定されたサブチャネルアドレスに対応すると
ころにチャネル制御情報１０を生成し、一連の入出力動
作の期間中にこれを保持し、更新する。入出力チャネル
装置４は、通常１台で複数の外部の入出力制御装置６を
制御しており、これに応じて、複数のチャネル制御情報
１０が用意される。入出力チャネル装置４及び入出力イ
ンタフェース５は物理的には１台であるので、複数の外
部の入出力制御装置６とのデータ転送は、バイト単位あ
るいはブロック単位により多重化されている。
チャネル制御語９（Ｌ−自律的に取り込み、入出力起動
命令８で指定されたサブチャネルアドレスに対応すると
ころにチャネル制御情報１０を生成し、一連の入出力動
作の期間中にこれを保持し、更新する。入出力チャネル
装置４は、通常１台で複数の外部の入出力制御装置６を
制御しており、これに応じて、複数のチャネル制御情報
１０が用意される。入出力チャネル装置４及び入出力イ
ンタフェース５は物理的には１台であるので、複数の外
部の入出力制御装置６とのデータ転送は、バイト単位あ
るいはブロック単位により多重化されている。
従来の入出力チャネル装置４は以上の様に、構成されて
いるので、入出力チャネル装置４の内部にはチャネル制
御情報１０を保持していなければならず、このため、制
御できる複数の外部の入出力制御装置６（サブチャネル
０〜ｎ）の数が、通常約２５６程度に限定されるという
問題点を持っており、このことは、入出力アドレス体系
の柔軟性を阻害するという欠点があった。
いるので、入出力チャネル装置４の内部にはチャネル制
御情報１０を保持していなければならず、このため、制
御できる複数の外部の入出力制御装置６（サブチャネル
０〜ｎ）の数が、通常約２５６程度に限定されるという
問題点を持っており、このことは、入出力アドレス体系
の柔軟性を阻害するという欠点があった。
この発明は、上記の様な従来のものの欠点を改善する目
的でなされたもので、電子計真機システムの入出力チャ
ネル制＠１において、入出力動作を行うためのチャネル
制御情報を、人出力チャネル装置と外部の入出力制御装
置間で互いに転送することにより、入出力チャネル装置
のチャネル制御能力を拡張し、柔軟性のある入出力アド
レ、ス体系を実現できる様にした入出力チャネル制御方
式を提供するものである。
的でなされたもので、電子計真機システムの入出力チャ
ネル制＠１において、入出力動作を行うためのチャネル
制御情報を、人出力チャネル装置と外部の入出力制御装
置間で互いに転送することにより、入出力チャネル装置
のチャネル制御能力を拡張し、柔軟性のある入出力アド
レ、ス体系を実現できる様にした入出力チャネル制御方
式を提供するものである。
以下、この発明の一実施例について説明する。
第４図はこの発明の一実施例である入出力チャネル制御
方式を示すブロック構成図である。図において、中央処
理装置１．主記憶装置２．計算機の内部バス３及び入出
力装置７は、第１図に示されるものと同様な構成要素を
なしている。４ａ、５ａ及び６ａは、この発明を実施す
る機能を有するそれぞれ入出力チャネル装置、入出力イ
ンタフェース及び入出力ｆｉｒ制御装置である。
方式を示すブロック構成図である。図において、中央処
理装置１．主記憶装置２．計算機の内部バス３及び入出
力装置７は、第１図に示されるものと同様な構成要素を
なしている。４ａ、５ａ及び６ａは、この発明を実施す
る機能を有するそれぞれ入出力チャネル装置、入出力イ
ンタフェース及び入出力ｆｉｒ制御装置である。
第５図は、第４図の入出力チャネル制御方式に適用され
る入出力起動命令及びチャネル制御語の形式を示す図で
ある。図において、８ａは入出力起動命令、９は入出力
起動命令８ａに対応して上記１．ハ装置２内に用意され
たチャネル制御語である。
る入出力起動命令及びチャネル制御語の形式を示す図で
ある。図において、８ａは入出力起動命令、９は入出力
起動命令８ａに対応して上記１．ハ装置２内に用意され
たチャネル制御語である。
第６図は、第４図の入出力チャネル制御方式において、
入出力チャネル装置と入出力制御装置間のインタフェー
ス・ストリームの構成を示す図である。図において、１
１は、この発明の一実施形態としてのチャネル制御情報
部及びデータ部とから構成されるインタフェース・スト
リームを示す。
入出力チャネル装置と入出力制御装置間のインタフェー
ス・ストリームの構成を示す図である。図において、１
１は、この発明の一実施形態としてのチャネル制御情報
部及びデータ部とから構成されるインタフェース・スト
リームを示す。
次に、上記したこの発明の一実施例である入出力チャネ
ル制御方式の動作について説明する。入出力動作の起動
にあたっては、まず、主記憶装置２上にチャネル制御語
９が用意され、次いで、中央処理装置１から入出力チャ
ネル装置４ａに対して入出力起動命令８ａが実行され、
以後の入出力動作は、入出力チャネル装置４ａによって
行われる。入出力チャネル装置４ａは、主記憶装置２上
に準備されたチャネル制御語９を自律的に取り込み、そ
の後、入出力チャネル装置４ａはインタフェース拳スト
リーム１１を生成する。このインタフェース−ストリー
ム１１は、入出力起動命令８ａで与えられた入出力アド
レス（ノードアドレス。
ル制御方式の動作について説明する。入出力動作の起動
にあたっては、まず、主記憶装置２上にチャネル制御語
９が用意され、次いで、中央処理装置１から入出力チャ
ネル装置４ａに対して入出力起動命令８ａが実行され、
以後の入出力動作は、入出力チャネル装置４ａによって
行われる。入出力チャネル装置４ａは、主記憶装置２上
に準備されたチャネル制御語９を自律的に取り込み、そ
の後、入出力チャネル装置４ａはインタフェース拳スト
リーム１１を生成する。このインタフェース−ストリー
ム１１は、入出力起動命令８ａで与えられた入出力アド
レス（ノードアドレス。
ＩＯＣアドレス、ユニットアドレス）と、チャネル制御
語９で与えられた指令コード、データ・アドレス、フラ
グ、データ・カウント及びチャネル制御語アドレス等か
ら構成されるチャネル制御情報部と、これに必要に応じ
てデータ部とが結合された構成を有する。そして、上記
した構成のインタフェース・ストリーム１１は入出力制
御装置６ａに対して転送されるが、この際、入出力チャ
ネル装置４ａはチャネル制御情報を適宜に更新する。
語９で与えられた指令コード、データ・アドレス、フラ
グ、データ・カウント及びチャネル制御語アドレス等か
ら構成されるチャネル制御情報部と、これに必要に応じ
てデータ部とが結合された構成を有する。そして、上記
した構成のインタフェース・ストリーム１１は入出力制
御装置６ａに対して転送されるが、この際、入出力チャ
ネル装置４ａはチャネル制御情報を適宜に更新する。
インタフェース・ストリーム１１を受信した入出力制御
装置６ａは、このインタフェース・ストリームｌｌ内の
チャネル制御情報部をいったん保持し、次いで、指令コ
ードで指示されたデータ処理を行う。この処理が終了し
た後、入出力制御装置６ａはいったん保持していたチャ
ネル制御情報部と、処理結果のデータあるいはステータ
スとを結合してインタフェース・ストリームｌｌ′ｆｒ
、生成し、これを入出力チャネル装置４ａに対して転送
する。
装置６ａは、このインタフェース・ストリームｌｌ内の
チャネル制御情報部をいったん保持し、次いで、指令コ
ードで指示されたデータ処理を行う。この処理が終了し
た後、入出力制御装置６ａはいったん保持していたチャ
ネル制御情報部と、処理結果のデータあるいはステータ
スとを結合してインタフェース・ストリームｌｌ′ｆｒ
、生成し、これを入出力チャネル装置４ａに対して転送
する。
入出力制御装置６ａからのインタフェース書ストリーム
１１を受けた入出力チャネル装置４ａは、インタフェー
ス・ストリームｌｌ内のチャネル制御情報部を参照する
ことにより、適切なチャネル制御動作を続行することが
できる。
１１を受けた入出力チャネル装置４ａは、インタフェー
ス・ストリームｌｌ内のチャネル制御情報部を参照する
ことにより、適切なチャネル制御動作を続行することが
できる。
この発明は以上説明した様に、電子計算機システムの入
出力チャネル制御において、入出力動作を行うためのチ
ャネル制御情報を、入出力チャネル装置と外部の入出力
制御装置間で互いに転送する様な方式としたので、入出
力チャネル装置の内部にチャネル制御情報を蓄積する必
要がなくなり、このため、その制御記憶容量の上限によ
る入出力制御装置（サブチャネル）の数の限界が実用上
なくなり、入出力チャネル装置のチャネル制御能力を大
幅に拡張でき、極めて柔軟性のある入出力アドレス体系
を実現することができるという優れた効果を奏するもの
である。
出力チャネル制御において、入出力動作を行うためのチ
ャネル制御情報を、入出力チャネル装置と外部の入出力
制御装置間で互いに転送する様な方式としたので、入出
力チャネル装置の内部にチャネル制御情報を蓄積する必
要がなくなり、このため、その制御記憶容量の上限によ
る入出力制御装置（サブチャネル）の数の限界が実用上
なくなり、入出力チャネル装置のチャネル制御能力を大
幅に拡張でき、極めて柔軟性のある入出力アドレス体系
を実現することができるという優れた効果を奏するもの
である。
第１図は従来の入出力チャネル制御方式を示すブロック
構成図、ｇ２図は、第１図の入出力チャネル制御方式に
適用される入出力起動命令及びチャネル制御語の形式を
示す図、第３図は、第１図の入出力チャネル装置におい
て、１つのサブチャネルに対応して保持され、かつこれ
を制御するためのチャネル制御情報の形式を示す図、第
４図はこの発明の一実施例である入出力チャネル制御方
式を示すブロック構成図、第５図は、第４図の入出力チ
ャネル制御方式に適用される入出力起動命令及びチャネ
ル制御語の形式全庁す図、第６図は、第４図の入出力チ
ャネル制御方式において、入出力チャネル装置と入出力
制御装置間のインターフェース・ストリームの構成を示
す図である。 図において、１・・・中央処理装置、２・・・主記憶装
置、３・・・計算機の内部バス、４，４ａ・・・入出力
チャネル装置、５．５ａ・−・入出力インタフェース、
６．６ａ・・・入出力制御装置、７・・−入出力装置、
８゜８ａ−・・入出力起動命令、９・・・チャネル制御
語、１０・・・チャネル制御情報、１１・・・インタフ
ェース・ストリームである。 なお、各図中、同一符号は同一、又は和尚部分を示す。 代理人 大君増雄 第１図 第 ２ 図 ８ 第 ３図 第 ４ 図
構成図、ｇ２図は、第１図の入出力チャネル制御方式に
適用される入出力起動命令及びチャネル制御語の形式を
示す図、第３図は、第１図の入出力チャネル装置におい
て、１つのサブチャネルに対応して保持され、かつこれ
を制御するためのチャネル制御情報の形式を示す図、第
４図はこの発明の一実施例である入出力チャネル制御方
式を示すブロック構成図、第５図は、第４図の入出力チ
ャネル制御方式に適用される入出力起動命令及びチャネ
ル制御語の形式全庁す図、第６図は、第４図の入出力チ
ャネル制御方式において、入出力チャネル装置と入出力
制御装置間のインターフェース・ストリームの構成を示
す図である。 図において、１・・・中央処理装置、２・・・主記憶装
置、３・・・計算機の内部バス、４，４ａ・・・入出力
チャネル装置、５．５ａ・−・入出力インタフェース、
６．６ａ・・・入出力制御装置、７・・−入出力装置、
８゜８ａ−・・入出力起動命令、９・・・チャネル制御
語、１０・・・チャネル制御情報、１１・・・インタフ
ェース・ストリームである。 なお、各図中、同一符号は同一、又は和尚部分を示す。 代理人 大君増雄 第１図 第 ２ 図 ８ 第 ３図 第 ４ 図
Claims (1)
- 電子計算機の中央処理装置、主記憶装置などの本体部と
、外部の入出力制御装置とを接続し、前記主記憶装置内
のデータ領域のアドレス、カウント等を集中的に管理す
る入出力チャネル装置において、入出力命令、起動時に
、前記本体部より前記入出力チャネル装置に植え付けら
れたチャネル制御情報を、前記入出力チャネル装置と前
記外部の入出力制御装置間で互いに転送することにより
、前記入出力チャネル装置のチャネル制御能力を拡張す
る様にして成ることを特徴とする入出力チャネル制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13561783A JPS6027055A (ja) | 1983-07-25 | 1983-07-25 | 入出力チヤネル制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13561783A JPS6027055A (ja) | 1983-07-25 | 1983-07-25 | 入出力チヤネル制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027055A true JPS6027055A (ja) | 1985-02-12 |
Family
ID=15155991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13561783A Pending JPS6027055A (ja) | 1983-07-25 | 1983-07-25 | 入出力チヤネル制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009128873A (ja) * | 2007-11-28 | 2009-06-11 | Osaka Sealing Printing Co Ltd | 組立式立体ラベル |
-
1983
- 1983-07-25 JP JP13561783A patent/JPS6027055A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009128873A (ja) * | 2007-11-28 | 2009-06-11 | Osaka Sealing Printing Co Ltd | 組立式立体ラベル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08288941A (ja) | コンピュータ・システム及びメッセージ転送方法 | |
| JPS6027055A (ja) | 入出力チヤネル制御方式 | |
| JPS5851327A (ja) | 入出力制御システム | |
| JPH01189751A (ja) | データ処理システム | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPS6362064A (ja) | バス変換装置 | |
| JPH03282756A (ja) | 非同期入出力方式 | |
| JPS6279557A (ja) | 直接メモリアクセス方式 | |
| JPH1011386A (ja) | メモリデータ転送装置及びその転送方法 | |
| JPS6175454A (ja) | バス制御方式 | |
| JPH04294438A (ja) | チャネルパス選択方式 | |
| JPS5911401A (ja) | ｎ＋１冗長化制御装置 | |
| JPS60114927A (ja) | フアイルメモリアクセス制御方式 | |
| JPH0359756U (ja) | ||
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH0855074A (ja) | 入出力処理方式 | |
| JPS6336304A (ja) | プログラマブル・コントロ−ラ・システム | |
| JPH02144749A (ja) | データ処理装置 | |
| JPS58201158A (ja) | デ−タ保存処理システム | |
| JPH04107664A (ja) | 入出力制御システム | |
| JPH0560132B2 (ja) | ||
| JPH02272626A (ja) | 聴覚情報出力管理方式 | |
| JPH0240752A (ja) | 装置情報転送方式 | |
| JPS62245464A (ja) | 電子計算機システムのｄｍａ制御装置 |