JPS59191992A - 情報処理交換システム - Google Patents

情報処理交換システム

Info

Publication number
JPS59191992A
JPS59191992A JP6659383A JP6659383A JPS59191992A JP S59191992 A JPS59191992 A JP S59191992A JP 6659383 A JP6659383 A JP 6659383A JP 6659383 A JP6659383 A JP 6659383A JP S59191992 A JPS59191992 A JP S59191992A
Authority
JP
Japan
Prior art keywords
information processing
processors
processor
signal processors
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6659383A
Other languages
English (en)
Inventor
Norio Murakami
憲夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6659383A priority Critical patent/JPS59191992A/ja
Publication of JPS59191992A publication Critical patent/JPS59191992A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/5455Multi-processor, parallelism, distributed systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は統括プロセッサの指揮監督の基で、複数の信号
処理プロセッサを互いに独立して動作させる情報処理交
換システムに関する。
(2)従来技術と問題点 従来の情報処理システムが第1図に示すように構成され
ている場合、信号処理プロセッサSTO。
S T 1−は互いに共通バスCMBを介して接続され
ている。電話、電信等の要信号処理し、通信処理装WC
Pと必要に応じてプロセッサSPを使用して、信号の伝
送と情報処理を行う。第1図に示すようなシステム構成
の場合各信号処理プロセッサSTにおける制御方式・動
作アルゴリズムはシステムに対し完全に独立的でない。
そのためプロセッサのハードウェアを当初に設計すると
きは勿論、システム内の他のプロセッサを増設、撤去す
るようなときは、総てのプロセッサに影響を与える。ま
た障害発生の影響がシステム全体に及んだり、ソフトウ
ェアについて作成に長時間を要したり、費用が高くつ(
という欠点があった。
(3)発明の目的 本発明の目的は前述の欠点を改善し、複数の信号処理プ
ロセッサを統括する統括プロセッサを設け、それらを1
つの情報処理交換システムとして且つ前記信号処理プロ
セッサが仮想的な情報処理交換システムとして互いに独
立して動作可能とした情報処理交換システムを提供する
ことにある。
(4)発明の構成 7277述の目的を達成するための本発明の構成は、子
10セッサとそれと直接付属する通信処理機能を有する
装置で構成され、隣接する情報処理交換システムと通信
回線を介して通信可能な信号処理プロセツサを複数設け
、前記信号処理プロセッサを統括する統括プロセッサに
より信号処理プロセンサを仮想的な情報処理交換システ
ムとして互いに独立して動作可能となるように構成した
ことである。
(5)発明の実施例 第2図は本発明の一実施例として情報処理交換システム
を全体的に示すブロック図であって、MPRは統括プロ
セッサ、STO,5Tl−はそれぞれ信号処理プロセッ
サを示す。統括プロセッサMPRは、中央処理装置CC
1主記憶装置MM、ファイル記憶装置FM、チャネル制
御装置CHCで構成され、共通ハスCMBとチャネルア
ダプタCCAとを介して各信号処理プロセッサSTO。
S T l 、−−−と接続される。各信号処理プロセ
ッサSTO,5T1−は中央処理装置CC1記憶装置M
M、FM、チャネル制御装置CHCで形成される子プロ
センサCPRと、通話路ハスSPB、ディジタル・スイ
ッチモジュールDSMとで構成される。ディジタルスイ
ッチモジュールDSMは子プロセツサCPRに直接付属
し、通信処理を行う。
各信号処理プロセッサSTO,5T1−からの信号リン
クSC,Lが他の隣接する情報処理交換システムとの間
に交差的に接続されている。
子プロセンサCPRと示す部分は通話路バスSPBにの
る情報を信号リンクSGLの何れかにより他の隣接情報
処理交換システムに伝送することを制御する。各信号処
理プロセッサSTO,5T1−は自己の処理プロセッサ
CPRに接続されている信号リンクSGLのみを制御・
管理し他の信号処理プロセッサCPRにある資源例えば
接続されている信号リンクSGLは制御の対象とせず相
互に独立に管理する。このことは情報処理交換システム
において障害発生のため信号処理プロセンサの成る1つ
が動作を停止しても他の信号処理プロセッサから隣接す
る相手情報処理交換システムとの信号リンクが確立され
ていれば、システム全体の動作に影響は全くない。統括
プロセッサMPRはその動作として、定期的に各信号ブ
ロモ・ンサを診断し、動作に指令を与える。また必要に
応して信号リンクの状態情報を収集して、同一情報処理
交換システムへの情報処理交換システムへの情報量の多
少を知る等により、情報処理交換システム全体の動作状
況を一元的に管理する。次に処理する情報9が増加する
ことにより信号処理プロセツサを増設したとき、既存の
信号処理プロセツサの動作状態に影響を与えない。それ
は通當の場合統括プロセツサMPRにより制御されてい
るからである。また信号処理プロセッサの信号リンク数
に増減が生したときは、同処理プロセッサの記憶装置M
MまたはFMの内容を変更するのみで良い。
(6)発明の効果 このようにして本発明によると、他の信号処理プロセツ
サに影響を与えないことから、信号処理プロセツサにお
ける動作変更のための設計工数、ソフトウェア改変の軽
減の効果を与える。また自己情報処理交換システム内で
の障害発生に対しその対応処理が適切になされるので、
信号リンクの増設、信号処理プロセッサの増設等に対し
てソフトウェアの変更容易性、着脱自在性の効果がある
と同時に、システム動作の信頼性が極めて高くなる。
【図面の簡単な説明】
第1図は情報処理システムの一般的な構成図、第2図は
本発明の一実施例の構成を示すブロック図である。 STO,5T1−信号処理プロセッサ MPR−統括プロセソサ CP R−子プロセンサ 5GL−信号リンク 特許出願人   冨士通株式会社 代理人   弁理士 鈴木栄祐

Claims (1)

    【特許請求の範囲】
  1. 子プロセッサとそれと直接付属する通信処理機能を有す
    る装置で構成され、隣接する情報処理交換システムと通
    信回線を介して通信可能な信号処理プロセッサを複数設
    け、前記信号処理プロセッサを統括する統括プロセッサ
    により信号処理プロセッサが互いに独立して動作可能と
    なるように構成し仮想的な情報処理交換システムとして
    機能することを特徴とする情報処理交換システム。
JP6659383A 1983-04-15 1983-04-15 情報処理交換システム Pending JPS59191992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6659383A JPS59191992A (ja) 1983-04-15 1983-04-15 情報処理交換システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6659383A JPS59191992A (ja) 1983-04-15 1983-04-15 情報処理交換システム

Publications (1)

Publication Number Publication Date
JPS59191992A true JPS59191992A (ja) 1984-10-31

Family

ID=13320380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6659383A Pending JPS59191992A (ja) 1983-04-15 1983-04-15 情報処理交換システム

Country Status (1)

Country Link
JP (1) JPS59191992A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990004298A1 (en) * 1988-10-05 1990-04-19 Precision Software Incorporated Integrated telecommunication system with improved digital voice response

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990004298A1 (en) * 1988-10-05 1990-04-19 Precision Software Incorporated Integrated telecommunication system with improved digital voice response

Similar Documents

Publication Publication Date Title
JPH0449181A (ja) エレベータの群管理制御装置
JP2752914B2 (ja) 二重化監視制御システム
JPS59191992A (ja) 情報処理交換システム
JP3149047B2 (ja) 二重化データ処理装置
JPS56124962A (en) Multiprocessor system
JPS638500B2 (ja)
JPS63285053A (ja) 網管理装置の障害処理方式
JPS63232715A (ja) 通信システム
JPS62245362A (ja) マルチプロセツサシステムのリセツト方式
JPS62226355A (ja) 情報制御装置
JP3532762B2 (ja) 情報交換装置およびその制御方法
CN118132471A (zh) 一种硬盘控制方法、装置
SU1068928A1 (ru) Устройство сопр жени дл однородной вычислительной системы
JPS62176288A (ja) 通話路系装置診断制御方法
JP2512259B2 (ja) 設備情報管理システムにおける分散並列処理型多重化伝送処理方式
JPS60107951A (ja) 伝送方式
JPH0398363A (ja) 回線交換機の通信回線閉塞方式
JPS6364428A (ja) ネツトワ−ク監視方式
JPH0650502B2 (ja) 多重化装置系の自動運転切換制御方式
JPH0274134A (ja) 配電線監視システム
JPH0414821B2 (ja)
JPH01209564A (ja) 情報処理装置
JPH0653944A (ja) 回線切替制御方式
JPH06205107A (ja) マルチプロセッサ交換システムの障害時補完処理方式
JPH02128542A (ja) 1対n通信方式