JPH02166917A - キャリーアウト信号発生回路 - Google Patents
キャリーアウト信号発生回路Info
- Publication number
- JPH02166917A JPH02166917A JP32274488A JP32274488A JPH02166917A JP H02166917 A JPH02166917 A JP H02166917A JP 32274488 A JP32274488 A JP 32274488A JP 32274488 A JP32274488 A JP 32274488A JP H02166917 A JPH02166917 A JP H02166917A
- Authority
- JP
- Japan
- Prior art keywords
- carry
- signal
- out signal
- counter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims abstract description 14
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- TUWJQNVAGYRRHA-UHFFFAOYSA-N Menadiol dibutyrate Chemical compound C1=CC=C2C(OC(=O)CCC)=CC(C)=C(OC(=O)CCC)C2=C1 TUWJQNVAGYRRHA-UHFFFAOYSA-N 0.000 description 1
- BWRHOYDPVJPXMF-UHFFFAOYSA-N cis-Caran Natural products C1C(C)CCC2C(C)(C)C12 BWRHOYDPVJPXMF-UHFFFAOYSA-N 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、同期式カウンタのキャリーアウト信号発生回
路に係り、特に数１０Ｍｌ−１ｚ以上で動作する高速の
カウンタ（例えばＥＣＬ１０１３６）に用いて好適なキ
ャリーアウト信号発生回路に関する。
路に係り、特に数１０Ｍｌ−１ｚ以上で動作する高速の
カウンタ（例えばＥＣＬ１０１３６）に用いて好適なキ
ャリーアウト信号発生回路に関する。
「従来の技術」
Ｅ Ｃｌ、（エミッタ結合ロジック）等の高速デバイス
によるスタンダードＩＣ（集積回路）において、同期式
カウンタは、キャリーアウト信号がターミナルカウント
時およびプリセット信号人力時に出力されろように設計
されている（例えば、ＥＣＬ１０１３６）。
によるスタンダードＩＣ（集積回路）において、同期式
カウンタは、キャリーアウト信号がターミナルカウント
時およびプリセット信号人力時に出力されろように設計
されている（例えば、ＥＣＬ１０１３６）。
さて、この種のカウンタは、人力データに対応した時間
が経過した時点でタイミングパルスを発生ずるような用
途（例えばタイマ）に用いられることがある。すなわち
、ターミナルカウント値から所望のカウント数を差引い
たプリセット値をカウンタに与えて、おき、プリセット
信号によってこのプリセット値をカウンタにロードする
ようにしておく。そして、カウントが行われると、ター
ミナルカウント値となった時点でキャリーアウト信号が
所望のタイミングパルスとして得られるしのである。
が経過した時点でタイミングパルスを発生ずるような用
途（例えばタイマ）に用いられることがある。すなわち
、ターミナルカウント値から所望のカウント数を差引い
たプリセット値をカウンタに与えて、おき、プリセット
信号によってこのプリセット値をカウンタにロードする
ようにしておく。そして、カウントが行われると、ター
ミナルカウント値となった時点でキャリーアウト信号が
所望のタイミングパルスとして得られるしのである。
しかしながら、この種の方式には以下説明するような問
題がある。第３図は４ビツトの同期式カウンタＥＣＬ
ｌ ０ ＋ ３６の動作を示ずタイムチャー１・である
。所望のカウント数が「７」の場合、プリセット値とし
て「９」がカウンタに与えられる。
題がある。第３図は４ビツトの同期式カウンタＥＣＬ
ｌ ０ ＋ ３６の動作を示ずタイムチャー１・である
。所望のカウント数が「７」の場合、プリセット値とし
て「９」がカウンタに与えられる。
この図に示すように、キャリーアウト信号ＣＯは、（ｉ
）プリセット信号１）人力時、（パルスΔ）（ＩＩ）プ
リセット信号Ｉ）人力後７カウントされて、ターミナル
ラウンｌ−値ｒ１６Ｊに到達した時、（パルスＢ） （ｉｉｉ）（ｉｉ）の後プリセット信号Ｉ）が人力され
ず、カウンタがフリーカラン！・状態に入り、１６カウ
ン１− して再びターミナルカウント値「１６」に到達
した時、（パルスＣ） の３つの時点で各々出力される。これらの内、（）、（
山）の場合におけるキャリーアウト信号ＣＯ１ずなわら
パルスΔ、Ｃ（図中斜線部）については不要である。
）プリセット信号１）人力時、（パルスΔ）（ＩＩ）プ
リセット信号Ｉ）人力後７カウントされて、ターミナル
ラウンｌ−値ｒ１６Ｊに到達した時、（パルスＢ） （ｉｉｉ）（ｉｉ）の後プリセット信号Ｉ）が人力され
ず、カウンタがフリーカラン！・状態に入り、１６カウ
ン１− して再びターミナルカウント値「１６」に到達
した時、（パルスＣ） の３つの時点で各々出力される。これらの内、（）、（
山）の場合におけるキャリーアウト信号ＣＯ１ずなわら
パルスΔ、Ｃ（図中斜線部）については不要である。
このように、この種のカウンタは、ターミナルカウント
時以外のプリセット信号入力時においてらキャリーアウ
ト信号が出力されるので、このキャリーアウト信号がタ
イミングパルスとして他の回路に入力されてしまい、該
回路において所望の動作が１ｕられなくなるという問題
があった。
時以外のプリセット信号入力時においてらキャリーアウ
ト信号が出力されるので、このキャリーアウト信号がタ
イミングパルスとして他の回路に入力されてしまい、該
回路において所望の動作が１ｕられなくなるという問題
があった。
この問題を解決する手段として、カウンタのキャリーア
ウト信号を使用しない方法が考えられる。
ウト信号を使用しない方法が考えられる。
ずなわら、カウンタは零からカウントアツプしていって
、所望のカウント数をゲート回路で検出し、この検出信
号を以てタイミングパルスとして利用するという方法で
ある。第４図はその回路例を示したものである。カウン
タｌはプリセット信号Ｐの人力時にプリセット値ＰＤ＝
ｒＯＪがロードされ、クロックＣＫに同期してカウント
アツプする。カウンタｌが所定のカウント値になると、
カウント値検出回路２から検出信号Ｄ Ｅ ’ｒが所望
のタイミングパルスとして得られる。
、所望のカウント数をゲート回路で検出し、この検出信
号を以てタイミングパルスとして利用するという方法で
ある。第４図はその回路例を示したものである。カウン
タｌはプリセット信号Ｐの人力時にプリセット値ＰＤ＝
ｒＯＪがロードされ、クロックＣＫに同期してカウント
アツプする。カウンタｌが所定のカウント値になると、
カウント値検出回路２から検出信号Ｄ Ｅ ’ｒが所望
のタイミングパルスとして得られる。
「発明が解決しようとする課題」
ところで、上述した従来のタイミングパルス発生方法（
第４図９は、カウンタのビット数が多くなると、それに
つれて、カウント値検出回路２の規模が大きくなる。ま
た、クロック周波数が敗１０Ｍ Ｉ−１ｚ以上になると
、カウント値検出回路２の遅延による影響を防止するた
め、カラン！・値検出回路２の途中段にラッチを挿入し
て、クロックとの同期化処理を行う必要があり、例えば
８ピツＩ・カウンタを溝成する場合には、タイミングパ
ルス発生のために８個ものＩＣが必要となるという問題
があっノニ。
第４図９は、カウンタのビット数が多くなると、それに
つれて、カウント値検出回路２の規模が大きくなる。ま
た、クロック周波数が敗１０Ｍ Ｉ−１ｚ以上になると
、カウント値検出回路２の遅延による影響を防止するた
め、カラン！・値検出回路２の途中段にラッチを挿入し
て、クロックとの同期化処理を行う必要があり、例えば
８ピツＩ・カウンタを溝成する場合には、タイミングパ
ルス発生のために８個ものＩＣが必要となるという問題
があっノニ。
この発明は上述した事情に鑑みてなされたものであり、
カウンタから出力されるキャリーアウト信号を利用し、
少ないハードｍで、ターミナルカウント時のキャリーア
ウト信号のみを出力することができるキャリーアウト信
号発生回路を提供することを目的とする。
カウンタから出力されるキャリーアウト信号を利用し、
少ないハードｍで、ターミナルカウント時のキャリーア
ウト信号のみを出力することができるキャリーアウト信
号発生回路を提供することを目的とする。
「課題を解決するための手段」
上記課題を解決するため、第１の発明は、クロックをカ
ウントすると共に、プリセット信号によってデータがプ
リセットされた場合およびカウント値がターミナルカウ
ント値となった場合にキャリーアウト信号を出力する同
期式カウンタに接続される回路であって、 前記プリセット信号によってイネーブル状態とされると
共に前記キャリーアウト信号によってディゼーブル状態
とされ、イネーブル状態の場合に該キャリアウト信号を
出力するゲート手段を具備することを特徴としている。
ウントすると共に、プリセット信号によってデータがプ
リセットされた場合およびカウント値がターミナルカウ
ント値となった場合にキャリーアウト信号を出力する同
期式カウンタに接続される回路であって、 前記プリセット信号によってイネーブル状態とされると
共に前記キャリーアウト信号によってディゼーブル状態
とされ、イネーブル状態の場合に該キャリアウト信号を
出力するゲート手段を具備することを特徴としている。
また、第２の発明は、前記ゲート手段が、前記プリセッ
ト信号によってセットあるいはリセットされると共に前
記キャリーアウト信号によって該セットあるいはリセッ
ト状態が解除されるフリップフロップを具備することを
特徴としている。
ト信号によってセットあるいはリセットされると共に前
記キャリーアウト信号によって該セットあるいはリセッ
ト状態が解除されるフリップフロップを具備することを
特徴としている。
「作用」
上記第１の発明によれば、カウンタにデータのプリセッ
トが行われると、ゲート手段はイネーブル状態とされる
。そして、カウンタのカウント動作が進み、ターミナル
カウント値となると、カウンタからキャリーアウト信号
が出力され、これはゲート手段を介して出力される。ま
た、この時、グー１４段はディゼーブル状態に切り換え
られ、以後、再びカウンタがプリセットされるまで、キ
ャリーアウト信号はゲート手段から出力されない。
トが行われると、ゲート手段はイネーブル状態とされる
。そして、カウンタのカウント動作が進み、ターミナル
カウント値となると、カウンタからキャリーアウト信号
が出力され、これはゲート手段を介して出力される。ま
た、この時、グー１４段はディゼーブル状態に切り換え
られ、以後、再びカウンタがプリセットされるまで、キ
ャリーアウト信号はゲート手段から出力されない。
また、上記第２の発明によれば、少ない素子数でキャリ
ーアウト信号発生回路が実現される。
ーアウト信号発生回路が実現される。
「実施例」
以下、図面を参照して、本発明の詳細な説明する。
第１図はこの発明の一実施例によるキャリーアウト信号
発生回路の構成を示す回路図である。同図において、プ
リセット信号１〕が人力されると、あらかじめ計算され
たプリセット値Ｐ Ｉ）がカウンタｌにロードされる。
発生回路の構成を示す回路図である。同図において、プ
リセット信号１〕が人力されると、あらかじめ計算され
たプリセット値Ｐ Ｉ）がカウンタｌにロードされる。
カウンタ１はプリセット値からカウントアツプし、ター
ミナルカウントになった時、キャリーアウト信号ＣＯを
出力する。ここで、キャリーアウト信号発生回路３を通
すことにより、ターミナルカウント時のみのキャリーア
ウト信号ＣＯが抽出されて信号ＣＯＢとして出力される
。
ミナルカウントになった時、キャリーアウト信号ＣＯを
出力する。ここで、キャリーアウト信号発生回路３を通
すことにより、ターミナルカウント時のみのキャリーア
ウト信号ＣＯが抽出されて信号ＣＯＢとして出力される
。
次にキャリーアウト信号発生回路３の具体的回路構成を
説明する。３ＩはＤタイプマスタースレーブフリップフ
ロラプ回路（ＥＣＬＩ０１３１）である。カウンタ１の
キャリーアウト信号ＣＯはフリップフロップ３１のクロ
ック端子ＣＫに人力される。また、フリップフロップの
セット端子ＳはＬｏレベルに設定され、リセット端子１
１にはプリセット信号Ｐが人力される。また、フリップ
フロップ３！のデータ端子りはＦ目しベルに設定され、
出力端子Ｑは、カウンタ３１のキャリーイン信号端子Ｃ
Ｉ（カウントアツプするか、カウントホールドするかの
セレクト端子）に接続される。
説明する。３ＩはＤタイプマスタースレーブフリップフ
ロラプ回路（ＥＣＬＩ０１３１）である。カウンタ１の
キャリーアウト信号ＣＯはフリップフロップ３１のクロ
ック端子ＣＫに人力される。また、フリップフロップの
セット端子ＳはＬｏレベルに設定され、リセット端子１
１にはプリセット信号Ｐが人力される。また、フリップ
フロップ３！のデータ端子りはＦ目しベルに設定され、
出力端子Ｑは、カウンタ３１のキャリーイン信号端子Ｃ
Ｉ（カウントアツプするか、カウントホールドするかの
セレクト端子）に接続される。
また、ツリツブフロップ３１の出力Ｑは、ΔＮ Ｉ）ゲ
ート３３の一方の入力端に人力されると共に、ラッチ回
路３２ （例えばＥＣＬ１０１７［ｉ）を介し、その反
転出力がＡＮＤゲート３３の他方の入力端に人力される
。そして、ＡＮＤゲート３３から信号ＣＯＢが所望のタ
イミングパルスとして出力される。
ート３３の一方の入力端に人力されると共に、ラッチ回
路３２ （例えばＥＣＬ１０１７［ｉ）を介し、その反
転出力がＡＮＤゲート３３の他方の入力端に人力される
。そして、ＡＮＤゲート３３から信号ＣＯＢが所望のタ
イミングパルスとして出力される。
第２図は第１図の回路の動作を示すタイムヂャートであ
る。所望のカウント数が「７」の場合、プリセット値Ｐ
Ｄとして「９」がカウンタ１に与えられる。このプリセ
ット値はプリセット信号Ｐの人力により、カウンタ１に
ロードされる（時刻ｔ。）。
る。所望のカウント数が「７」の場合、プリセット値Ｐ
Ｄとして「９」がカウンタ１に与えられる。このプリセ
ット値はプリセット信号Ｐの人力により、カウンタ１に
ロードされる（時刻ｔ。）。
この時、プリセット信号ｌ）によって、フリップフロッ
プ３１がリセットされ、キャリーアウト信号発生回路３
はイネーブル状態となる。
プ３１がリセットされ、キャリーアウト信号発生回路３
はイネーブル状態となる。
カウンタｌは、クロックＣＫに同期してカウントアツプ
し、ターミナルカウント値「１６」になるとキャリーア
ウト信号ＣＯが立し上がる。この結果、フリップフロッ
プ３目はセットされて出力ＱがＩｌｉとなり、キャリー
アウト信号発生回路３はディゼーブル状態とされる。ま
た、カウンタ１はフリップフロップ３ｔの出力信号ＣＯ
Ａ、すなわち、キャリーイン信号力（Ｈｉとなるので、
カウント動作は停止される。そして、信号ＣＯＡが立ち
上がると、これによってＡＮＤゲート３３の出力信号Ｃ
ＯＢが立ち上がる（時刻１．）。そして、その後のクロ
ックＧＫの立ち上がりによってラッチ回路３２の出力Ｑ
がＬｏとなり、信号ＣＯＢは立ち下がる（時刻ｔ２）。
し、ターミナルカウント値「１６」になるとキャリーア
ウト信号ＣＯが立し上がる。この結果、フリップフロッ
プ３目はセットされて出力ＱがＩｌｉとなり、キャリー
アウト信号発生回路３はディゼーブル状態とされる。ま
た、カウンタ１はフリップフロップ３ｔの出力信号ＣＯ
Ａ、すなわち、キャリーイン信号力（Ｈｉとなるので、
カウント動作は停止される。そして、信号ＣＯＡが立ち
上がると、これによってＡＮＤゲート３３の出力信号Ｃ
ＯＢが立ち上がる（時刻１．）。そして、その後のクロ
ックＧＫの立ち上がりによってラッチ回路３２の出力Ｑ
がＬｏとなり、信号ＣＯＢは立ち下がる（時刻ｔ２）。
このように、カウンタｌプリセット後の最初のターミナ
ルカラン；・時に信号ＣＯＢが所望のタイミングパルス
として得られる。
ルカラン；・時に信号ＣＯＢが所望のタイミングパルス
として得られる。
プリセット信号ｌ）が再び人力されると、カウンタＩが
プリセットされると共に、フリップフロップ３１がリセ
ットされてキャリーアウト信号発生回路３がイネーブル
状態となり、上述と同様、ターミナルカウント時に信号
ＣＯＢが所望のタイミングパルスとして得られる。
プリセットされると共に、フリップフロップ３１がリセ
ットされてキャリーアウト信号発生回路３がイネーブル
状態となり、上述と同様、ターミナルカウント時に信号
ＣＯＢが所望のタイミングパルスとして得られる。
「発明の効果」
以」二説明したように、本発明によれば、カウンタのキ
ャリーアウト信号をそのまま利用することにより、少な
いハードｍで、ターミナルカウント時のキャリーアウト
信号のみを抽出して出力することができる。
ャリーアウト信号をそのまま利用することにより、少な
いハードｍで、ターミナルカウント時のキャリーアウト
信号のみを抽出して出力することができる。
第１図は本発明の一実施例によるキャリーアウト信号発
生回路の構成を示す回路図、第２図は同胞例の動作を示
すタイムチャート、第３図は従来より用いられている一
般的な同期式カウンタの動作を示すタイムチャート、第
４図は従来のタイミングパルス発生方法を説明するブロ
ック図である。 ｉ・・・・・・カウンタ、３・・・・・・キャリーアウ
ト信号発生回路、３１・・・・・・フリップフロップ、
３２・・・・・・ラッヂ回路、３３・・・・・・ＡＮＤ
ゲート。
生回路の構成を示す回路図、第２図は同胞例の動作を示
すタイムチャート、第３図は従来より用いられている一
般的な同期式カウンタの動作を示すタイムチャート、第
４図は従来のタイミングパルス発生方法を説明するブロ
ック図である。 ｉ・・・・・・カウンタ、３・・・・・・キャリーアウ
ト信号発生回路、３１・・・・・・フリップフロップ、
３２・・・・・・ラッヂ回路、３３・・・・・・ＡＮＤ
ゲート。
Claims (2)
- （１）クロックをカウントすると共に、プリセット信号
によってデータがプリセットされた場合およびカウント
値がターミナルカウント値となった場合にキャリーアウ
ト信号を出力する同期式カウンタに接続される回路であ
って、 前記プリセット信号によってイネーブル状態とされると
共に前記キャリーアウト信号によってディゼーブル状態
とされ、イネーブル状態の場合に該キャリアウト信号を
出力するゲート手段 を具備することを特徴とするキャリーアウト信号発生回
路。 - （２）前記ゲート手段が、前記プリセット信号によって
セットあるいはリセットされると共に前記キャリーアウ
ト信号によって該セットあるいはリセット状態が解除さ
れるフリップフロップ を具備することを特徴とする請求項第１記載のキャリー
アウト信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32274488A JPH0767080B2 (ja) | 1988-12-21 | 1988-12-21 | キャリーアウト信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32274488A JPH0767080B2 (ja) | 1988-12-21 | 1988-12-21 | キャリーアウト信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166917A true JPH02166917A (ja) | 1990-06-27 |
| JPH0767080B2 JPH0767080B2 (ja) | 1995-07-19 |
Family
ID=18147152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32274488A Expired - Lifetime JPH0767080B2 (ja) | 1988-12-21 | 1988-12-21 | キャリーアウト信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767080B2 (ja) |
-
1988
- 1988-12-21 JP JP32274488A patent/JPH0767080B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0767080B2 (ja) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890017866A (ko) | 필터회로 | |
| US4807266A (en) | Circuit and method for performing equal duty cycle odd value clock division and clock synchronization | |
| JPH0292012A (ja) | パルス発生回路 | |
| US4331926A (en) | Programmable frequency divider | |
| ES485969A1 (es) | Circuito de prueba para emisores de cadencia de funciona- miento sincrono | |
| KR960016809B1 (ko) | 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로 | |
| JPH1198007A (ja) | 分周回路 | |
| JPH02166917A (ja) | キャリーアウト信号発生回路 | |
| US4558457A (en) | Counter circuit having improved output response | |
| JP2810713B2 (ja) | タイミング発生装置 | |
| US4231099A (en) | Digital function generator | |
| KR960010912B1 (ko) | 에이직화한 디지탈 클럭손실 검출기 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| EP0551969A2 (en) | Circuit and method for performing clock division and clock synchronisation | |
| JP3011047B2 (ja) | 位相比較回路 | |
| KR920006931Y1 (ko) | 홀수분주회로 | |
| KR100418572B1 (ko) | 비동기 카운터 회로 | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| KR930005653B1 (ko) | 클럭 가변회로 | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| JPS6233394Y2 (ja) | ||
| JP2591210B2 (ja) | 信号検出回路 | |
| JPH05256913A (ja) | 半導体集積回路装置 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPS5979629A (ja) | モノマルチ回路 |