JPH0767080B2 - キャリーアウト信号発生回路 - Google Patents
キャリーアウト信号発生回路Info
- Publication number
- JPH0767080B2 JPH0767080B2 JP32274488A JP32274488A JPH0767080B2 JP H0767080 B2 JPH0767080 B2 JP H0767080B2 JP 32274488 A JP32274488 A JP 32274488A JP 32274488 A JP32274488 A JP 32274488A JP H0767080 B2 JPH0767080 B2 JP H0767080B2
- Authority
- JP
- Japan
- Prior art keywords
- carry
- out signal
- value
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、同期式カウンタのキャリーアウト信号発生回
路に係り、特に数10MHz以上で動作する高速のカウンタ
（例えばECL10136）に用いて好適なキャリーアウト信号
発生回路に関する。
路に係り、特に数10MHz以上で動作する高速のカウンタ
（例えばECL10136）に用いて好適なキャリーアウト信号
発生回路に関する。
「従来の技術」 ECL（エミッタ結合ロジック）等の高速デバイスによる
スタンダードIC（集積回路）において、同期式カウンタ
は、キャリーアウト信号がターミナルカウント時および
プリセット信号入力時に出力されるように設計されてい
る（例えば、ECL10136）。
スタンダードIC（集積回路）において、同期式カウンタ
は、キャリーアウト信号がターミナルカウント時および
プリセット信号入力時に出力されるように設計されてい
る（例えば、ECL10136）。
さて、この種のカウンタは、入力データに対応した時間
が経過した時点でタイミングパルスを発生するような用
途（例えばタイマ）に用いられることがある。すなわ
ち、ターミナルカウント値から所望のカウント数を差引
いたプリセット値をカウンタに与えておき、プリセット
信号によってこのプリセット値をカウンタにロードする
ようにしておく。そして、カウントが行われると、ター
ミナルカウント値となった時点でキャリーアウト信号が
所望のタイミングパルスとして得られるものである。
が経過した時点でタイミングパルスを発生するような用
途（例えばタイマ）に用いられることがある。すなわ
ち、ターミナルカウント値から所望のカウント数を差引
いたプリセット値をカウンタに与えておき、プリセット
信号によってこのプリセット値をカウンタにロードする
ようにしておく。そして、カウントが行われると、ター
ミナルカウント値となった時点でキャリーアウト信号が
所望のタイミングパルスとして得られるものである。
しかしながら、この種の方式には以下説明するような問
題がある。第３図は４ビットの同期式カウンタECL10136
の動作を示すタイムチャートである。所望のカウント数
が「７」の場合、プリセット値として「９」がカウンタ
に与えられる。この図に示すように、キャリーアウト信
号COは、 （ｉ）プリセット信号Ｐ入力時、（パルスＡ） （ii）プリセット信号Ｐ入力後７カウントされて、ター
ミナルカウント値「16」に到達した時、（パルスＢ） （iii）（ii）の後プリセット信号Ｐが入力されず、カ
ウンタがフリーカウント状態に入り、16カウントして再
びターミナルカウント値「16」に到達した時、（パルス
Ｃ） の３つの時点で各々出力される。これらの内、（ｉ），
（iii）の場合におけるキャリーアウト信号CO、すなわ
ちパルスＡ、Ｃ（図中斜線部）については不要である。
題がある。第３図は４ビットの同期式カウンタECL10136
の動作を示すタイムチャートである。所望のカウント数
が「７」の場合、プリセット値として「９」がカウンタ
に与えられる。この図に示すように、キャリーアウト信
号COは、 （ｉ）プリセット信号Ｐ入力時、（パルスＡ） （ii）プリセット信号Ｐ入力後７カウントされて、ター
ミナルカウント値「16」に到達した時、（パルスＢ） （iii）（ii）の後プリセット信号Ｐが入力されず、カ
ウンタがフリーカウント状態に入り、16カウントして再
びターミナルカウント値「16」に到達した時、（パルス
Ｃ） の３つの時点で各々出力される。これらの内、（ｉ），
（iii）の場合におけるキャリーアウト信号CO、すなわ
ちパルスＡ、Ｃ（図中斜線部）については不要である。
このように、この種のカウンタは、ターミナルカウント
時以外のプリセット信号入力時においてもキャリーアウ
ト信号が出力されるので、このキャリーアウト信号がタ
イミングパルスとして他の回路に入力されてしまい、該
回路において所望の動作が得られなくなるという問題が
あった。
時以外のプリセット信号入力時においてもキャリーアウ
ト信号が出力されるので、このキャリーアウト信号がタ
イミングパルスとして他の回路に入力されてしまい、該
回路において所望の動作が得られなくなるという問題が
あった。
この問題を解決する手段として、カウンタのキャリーア
ウト信号を使用しない方法が考えられる。すなわち、カ
ウンタは零からカウントアップしていって、所望のカウ
ント数をゲート回路で検出し、この検出信号を以てタイ
ミングパルスとして利用するという方法である。第４図
はその回路例を示したものである。カウンタ１はプリセ
ット信号Ｐの入力時にプリセット値PD＝「０」がロード
され、クロックCKに同期してカウントアップする。カウ
ンタ１が所定のカウント値になると、カウント値検出回
路２から検出信号DETが所望のタイミングパルスとして
得られる。
ウト信号を使用しない方法が考えられる。すなわち、カ
ウンタは零からカウントアップしていって、所望のカウ
ント数をゲート回路で検出し、この検出信号を以てタイ
ミングパルスとして利用するという方法である。第４図
はその回路例を示したものである。カウンタ１はプリセ
ット信号Ｐの入力時にプリセット値PD＝「０」がロード
され、クロックCKに同期してカウントアップする。カウ
ンタ１が所定のカウント値になると、カウント値検出回
路２から検出信号DETが所望のタイミングパルスとして
得られる。
「発明が解決しようとする課題」 ところで、上述した従来のタイミングパルス発生方法
（第４図）は、カウンタのビット数が多くなると、それ
につれて、カウント値検出回路２の規模が大きくなる。
また、クロック周波数が数10MHz以上になると、カウン
ト値検出回路２の遅延による影響を防止するため、カウ
ント値検出回路２の途中段にラッチを挿入して、クロッ
クとの同期化処理を行う必要があり、例えば８ビットカ
ウンタを構成する場合には、タイミングパルス発生のた
めに８個ものICが必要になるという問題があった。
（第４図）は、カウンタのビット数が多くなると、それ
につれて、カウント値検出回路２の規模が大きくなる。
また、クロック周波数が数10MHz以上になると、カウン
ト値検出回路２の遅延による影響を防止するため、カウ
ント値検出回路２の途中段にラッチを挿入して、クロッ
クとの同期化処理を行う必要があり、例えば８ビットカ
ウンタを構成する場合には、タイミングパルス発生のた
めに８個ものICが必要になるという問題があった。
この発明は上述した事情に鑑みてなされたものであり、
カウンタから出力されるキャリーアウト信号を利用し、
少ないハード量で、ターミナルカウント時のキャリーア
ウト信号のみを出力することができるキャリーアウト信
号発生回路を提供することを目的とする。
カウンタから出力されるキャリーアウト信号を利用し、
少ないハード量で、ターミナルカウント時のキャリーア
ウト信号のみを出力することができるキャリーアウト信
号発生回路を提供することを目的とする。
「課題を解決するための手段」 上記課題を解決するため、この発明は、クロックをカウ
ントすると共に、プリセット信号によってデータがプリ
セットされた場合およびカウント値がターミナルカウン
ト値となった場合にキャリーアウト信号を出力する同期
式カウンタに接続され、前記プリセットが行われた後、
カウント値が最初にターミナルカウント値になったこと
により前記同期式カウンタからキャリーアウト信号が出
力された場合にその旨を表すパルスを出力する回路であ
って、 前記プリセット信号によって第１の値が書き込まれ、前
記プリセット信号が出力されていないときに前記キャリ
ーアウト信号が出力されることにより前記第１の値を反
転した第２の値が書き込まれるフリップフロップと、 前記フリップフロップの保持内容が第１の値から第２の
値に変化することにより前記パルスを出力する微分回路
と を具備することを特徴としている。
ントすると共に、プリセット信号によってデータがプリ
セットされた場合およびカウント値がターミナルカウン
ト値となった場合にキャリーアウト信号を出力する同期
式カウンタに接続され、前記プリセットが行われた後、
カウント値が最初にターミナルカウント値になったこと
により前記同期式カウンタからキャリーアウト信号が出
力された場合にその旨を表すパルスを出力する回路であ
って、 前記プリセット信号によって第１の値が書き込まれ、前
記プリセット信号が出力されていないときに前記キャリ
ーアウト信号が出力されることにより前記第１の値を反
転した第２の値が書き込まれるフリップフロップと、 前記フリップフロップの保持内容が第１の値から第２の
値に変化することにより前記パルスを出力する微分回路
と を具備することを特徴としている。
「作用」 上記発明によれば、カウント値が最初にターミナルカウ
ント値になったことにより同期式カウンタからキャリー
アウト信号が出力された場合にのみフリップフロップの
保持内容が第１の値から第２の値に書き換えられ、この
結果、微分回路からパルスが出力される。
ント値になったことにより同期式カウンタからキャリー
アウト信号が出力された場合にのみフリップフロップの
保持内容が第１の値から第２の値に書き換えられ、この
結果、微分回路からパルスが出力される。
「実施例」 以下、図面を参照して、本発明の実施例を説明する。
第１図はこの発明の一実施例によるキャリーアウト信号
発生回路の構成を示す回路図である。同図において、プ
リセット信号Ｐが入力されると、あらかじめ計算された
プリセット値PDがカウンタ１にロードされる。カウンタ
１はプリセット値からカウントアップし、ターミナルカ
ウントになった時、キャリーアウト信号COを出力する。
ここで、キャリーアウト信号発生回路３を通すことによ
り、ターミナルカウント時のみのキャリーアウト信号CO
が抽出されて信号COBとして出力される。
発生回路の構成を示す回路図である。同図において、プ
リセット信号Ｐが入力されると、あらかじめ計算された
プリセット値PDがカウンタ１にロードされる。カウンタ
１はプリセット値からカウントアップし、ターミナルカ
ウントになった時、キャリーアウト信号COを出力する。
ここで、キャリーアウト信号発生回路３を通すことによ
り、ターミナルカウント時のみのキャリーアウト信号CO
が抽出されて信号COBとして出力される。
次にキャリーアウト信号発生回路３の具体的回路構成を
説明する。31はＤタイプマスタースレーブフリップフロ
ップ回路（ECL10131）である。カウンタ１のキャリーア
ウト信号COはフリップフロップ31のクロック端子CKに入
力される。また、フリップフロップのセット端子ＳはLo
レベルに設定され、リセット端子Ｒにはプリセット信号
Ｐが入力される。また、フリップフロップ31のデータ端
子ＤはHiレベルに設定され、出力端子Ｑは、カウンタ31
のキャリーイン信号端子CI（カウントアップするか、カ
ウントホールドするかのセレクト端子）に接続される。
また、フリップフロップ31の出力Ｑは、ANDゲート33の
一方の入力端に入力されると共に、ラッチ回路32（例え
ばECL10176）を介し、その反転出力がANDゲート33の他
方の入力端に入力される。これらのラッチ回路32および
ANDゲート33によって微分回路が構成されている。
説明する。31はＤタイプマスタースレーブフリップフロ
ップ回路（ECL10131）である。カウンタ１のキャリーア
ウト信号COはフリップフロップ31のクロック端子CKに入
力される。また、フリップフロップのセット端子ＳはLo
レベルに設定され、リセット端子Ｒにはプリセット信号
Ｐが入力される。また、フリップフロップ31のデータ端
子ＤはHiレベルに設定され、出力端子Ｑは、カウンタ31
のキャリーイン信号端子CI（カウントアップするか、カ
ウントホールドするかのセレクト端子）に接続される。
また、フリップフロップ31の出力Ｑは、ANDゲート33の
一方の入力端に入力されると共に、ラッチ回路32（例え
ばECL10176）を介し、その反転出力がANDゲート33の他
方の入力端に入力される。これらのラッチ回路32および
ANDゲート33によって微分回路が構成されている。
そして、ANDゲート33から信号COBが所望のタイミングパ
ルスとして出力される。
ルスとして出力される。
第２図は第１図の回路の動作を示すタイムチャートであ
る。所望のカウント数が「７」の場合、プリセット値PD
として「９」がカウンタ１に与えられる。このプリセッ
ト値はプリセット信号Ｐの入力により、カウンタ１にロ
ードされる（時刻t0）。この時、プリセット信号Ｐによ
って、フリップフロップ31がリセットされ、キャリーア
ウト信号発生回路３はイネーブル状態となる。
る。所望のカウント数が「７」の場合、プリセット値PD
として「９」がカウンタ１に与えられる。このプリセッ
ト値はプリセット信号Ｐの入力により、カウンタ１にロ
ードされる（時刻t0）。この時、プリセット信号Ｐによ
って、フリップフロップ31がリセットされ、キャリーア
ウト信号発生回路３はイネーブル状態となる。
カウンタ１は、クロックCKに同期してカウントアップ
し、ターミナルカウント値「16」になるとキャリーアウ
ト信号COが立ち上がる。この結果、フリップフロップ31
はセットされて出力ＱがHiとなり、キャリーアウト信号
発生回路３はディゼーブル状態とされる。また、カウン
タ１はフリップフロップ31の出力信号COA、すなわち、
キャリーイン信号がHiとなるので、カウント動作は停止
される。そして、信号COAが立ち上がると、これによっ
てANDゲート33の出力信号COBが立ち上がる（時刻t1）。
そして、その後のクロックCKの立ち上がりによってラッ
チ回路32の出力がLoとなり、信号COBは立ち下がる
（時刻t2）。このように、カウンタ１プリセット後の最
初のターミナルカウント時に信号COBが所望のタイミン
グパルスとして得られる。プリセット信号Ｐが再び入力
されると、カウンタ１がプリセットされると共に、フリ
ップフロップ31がリセットされてキャリーアウト信号発
生回路３がイネーブル状態となり、上述と同様、ターミ
ナルカウント時に信号COBが所望のタイミングパルスと
して得られる。
し、ターミナルカウント値「16」になるとキャリーアウ
ト信号COが立ち上がる。この結果、フリップフロップ31
はセットされて出力ＱがHiとなり、キャリーアウト信号
発生回路３はディゼーブル状態とされる。また、カウン
タ１はフリップフロップ31の出力信号COA、すなわち、
キャリーイン信号がHiとなるので、カウント動作は停止
される。そして、信号COAが立ち上がると、これによっ
てANDゲート33の出力信号COBが立ち上がる（時刻t1）。
そして、その後のクロックCKの立ち上がりによってラッ
チ回路32の出力がLoとなり、信号COBは立ち下がる
（時刻t2）。このように、カウンタ１プリセット後の最
初のターミナルカウント時に信号COBが所望のタイミン
グパルスとして得られる。プリセット信号Ｐが再び入力
されると、カウンタ１がプリセットされると共に、フリ
ップフロップ31がリセットされてキャリーアウト信号発
生回路３がイネーブル状態となり、上述と同様、ターミ
ナルカウント時に信号COBが所望のタイミングパルスと
して得られる。
「発明の効果」 以上説明したように、本発明によれば、カウンタのキャ
リーアウト信号をそのまま利用することにより、少ない
ハード量で、ターミナルカウント時のキャリーアウト信
号のみを抽出して出力することができる。
リーアウト信号をそのまま利用することにより、少ない
ハード量で、ターミナルカウント時のキャリーアウト信
号のみを抽出して出力することができる。
第１図は本発明の一実施例によるキャリーアウト信号発
生回路の構成を示す回路図、第２図は同施例の動作を示
すタイムチャート、第３図は従来より用いられている一
般的な同期式カウンタの動作を示すタイムチャート、第
４図は従来のタイミングパルス発生方法を説明するブロ
ック図である。 １……カウンタ、３……キャリーアウト信号発生回路、
31……フリップフロップ、32……ラッチ回路、33……AN
Dゲート。
生回路の構成を示す回路図、第２図は同施例の動作を示
すタイムチャート、第３図は従来より用いられている一
般的な同期式カウンタの動作を示すタイムチャート、第
４図は従来のタイミングパルス発生方法を説明するブロ
ック図である。 １……カウンタ、３……キャリーアウト信号発生回路、
31……フリップフロップ、32……ラッチ回路、33……AN
Dゲート。
Claims (1)
- 【請求項１】クロックをカウントすると共に、プリセッ
ト信号によってデータがプリセットされた場合およびカ
ウント値がターミナルカウント値となった場合にキャリ
ーアウト信号を出力する同期式カウンタに接続され、前
記プリセットが行われた後、カウント値が最初にターミ
ナルカウント値になったことにより前記同期式カウンタ
からキャリーアウト信号が出力された場合にその旨を表
すパルスを出力する回路であって、 前記プリセット信号によって第１の値が書き込まれ、前
記プリセット信号が出力されていないときに前記キャリ
ーアウト信号が出力されることにより前記第１の値を反
転した第２の値が書き込まれるフリップフロップと、 前記フリップフロップの保持内容が第１の値から第２の
値に変化することにより前記パルスを出力する微分回路
と を具備することを特徴とするキャリーアウト信号発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32274488A JPH0767080B2 (ja) | 1988-12-21 | 1988-12-21 | キャリーアウト信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32274488A JPH0767080B2 (ja) | 1988-12-21 | 1988-12-21 | キャリーアウト信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166917A JPH02166917A (ja) | 1990-06-27 |
| JPH0767080B2 true JPH0767080B2 (ja) | 1995-07-19 |
Family
ID=18147152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32274488A Expired - Lifetime JPH0767080B2 (ja) | 1988-12-21 | 1988-12-21 | キャリーアウト信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767080B2 (ja) |
-
1988
- 1988-12-21 JP JP32274488A patent/JPH0767080B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02166917A (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4726045A (en) | Low jitter digital delay generator | |
| US5406132A (en) | Waveform shaper for semiconductor testing devices | |
| US4160154A (en) | High speed multiple event timer | |
| US3893033A (en) | Apparatus for producing timing signals that are synchronized with asynchronous data signals | |
| KR960016809B1 (ko) | 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로 | |
| US6348828B1 (en) | Clock enable circuit for use in a high speed reprogrammable delay line incorporating glitchless enable/disable functionality | |
| JPH0767080B2 (ja) | キャリーアウト信号発生回路 | |
| US6172544B1 (en) | Timing signal generation circuit for semiconductor test system | |
| JPH0763135B2 (ja) | 半導体集積論理回路 | |
| JPH0752214B2 (ja) | 分周テスト機能付集積回路 | |
| EP0252714A2 (en) | Semiconducteur integrated circuit device having a tester circuit | |
| JP2924100B2 (ja) | 状態遷移回路 | |
| RU2093952C1 (ru) | Цифровая схема сравнения частот | |
| KR20010006850A (ko) | 스큐 포인터 발생 회로 및 방법 | |
| KR930005932Y1 (ko) | 신호 지연 전달회로 | |
| KR100237298B1 (ko) | 인터럽트 신호 발생 제어 장치 | |
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JPH0563524A (ja) | 信号入力回路 | |
| KR100206906B1 (ko) | 타이머/카운터 회로 | |
| KR0141185B1 (ko) | 수정발진기에 있어서 3배 발진 방지회로 | |
| JPH0744417A (ja) | マイクロコンピュータのテスト回路 | |
| JPH0710042B2 (ja) | タイミング信号発生装置 | |
| JP2002064370A (ja) | エッジ検出回路 | |
| KR19980065271A (ko) | 비동기식 카운터 회로 |