JPH02148316A - 半導体装置カード - Google Patents
半導体装置カードInfo
- Publication number
- JPH02148316A JPH02148316A JP63304439A JP30443988A JPH02148316A JP H02148316 A JPH02148316 A JP H02148316A JP 63304439 A JP63304439 A JP 63304439A JP 30443988 A JP30443988 A JP 30443988A JP H02148316 A JPH02148316 A JP H02148316A
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- circuit board
- electric circuit
- semiconductor device
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はコンピュータ等の外部記憶媒体として利用さ
れる半導体装置カードに関するものであるＯ 〔従来の技術〕 第３図は、従来の半導体装置カードの外形を示す斜視図
、第４図は、第３図のＩＶ−ＩＶ線における断面図であ
る。図において、（１）は半導体装置カード、（２）は
半導体装置カード（１）の外装パッケージ。
れる半導体装置カードに関するものであるＯ 〔従来の技術〕 第３図は、従来の半導体装置カードの外形を示す斜視図
、第４図は、第３図のＩＶ−ＩＶ線における断面図であ
る。図において、（１）は半導体装置カード、（２）は
半導体装置カード（１）の外装パッケージ。
（３）は半導体素子実装用電気回路基板、（４）は電気
回路基板（３）上に実装された半導体素子、（５）は電
気回路基板（３）と、外部装置（図示せず）とを電気的
に接続するための電極端子用基板、（６）は！極端子用
基板（５）上に設けられた電極端子、（７）は電極端子
（６）と電気回路基板（５）の裏面にも設けられた［極
端子（図示せず）とを電気的に接続するためのスルーホ
ールである〇 従来は、電気回路基板（３）と電極端子用基板（５）と
を、電気的に接続する方法として電気回路基板（３）上
の電気回路パターンと電極端子用基板（５）の裏面に設
けられた電気回路パターンを直接はんだ付けをしていた
り 電極端子（６）と電極端子用基板（５）の裏面に設けら
れた電気回路パターンとはスルーホール（７）によって
電気的に接続されておジ、よって、電極端子（６）と電
気回路基板（３）とは電気的に接続されている。
回路基板（３）上に実装された半導体素子、（５）は電
気回路基板（３）と、外部装置（図示せず）とを電気的
に接続するための電極端子用基板、（６）は！極端子用
基板（５）上に設けられた電極端子、（７）は電極端子
（６）と電気回路基板（５）の裏面にも設けられた［極
端子（図示せず）とを電気的に接続するためのスルーホ
ールである〇 従来は、電気回路基板（３）と電極端子用基板（５）と
を、電気的に接続する方法として電気回路基板（３）上
の電気回路パターンと電極端子用基板（５）の裏面に設
けられた電気回路パターンを直接はんだ付けをしていた
り 電極端子（６）と電極端子用基板（５）の裏面に設けら
れた電気回路パターンとはスルーホール（７）によって
電気的に接続されておジ、よって、電極端子（６）と電
気回路基板（３）とは電気的に接続されている。
従来の半導体装置カードは以上のように防成されていた
ので、電気回路基板と電気回路基板との接続を目視では
確認が出来ず、電気的な試験を行なわねばならずまた。
ので、電気回路基板と電気回路基板との接続を目視では
確認が出来ず、電気的な試験を行なわねばならずまた。
不良時の手直しにも相当の時間及び労力が伴うという問
題を有していた。
題を有していた。
この発明は上記のような問題を解消するためになされた
もので、電極端子用基板と電気回路基板との接続が目視
で確認出来ると共に、容易に手直しが可能な半導体装置
カードを得ることを目的とする。
もので、電極端子用基板と電気回路基板との接続が目視
で確認出来ると共に、容易に手直しが可能な半導体装置
カードを得ることを目的とする。
との発明に係る半導体装置カードは電極端子用基板と電
気回路基板との電気的な接続を、一般的な配線材１例え
ばフレキシブル基板、導体線等を用いて行なうものであ
る） 〔作用〕 この発明における電極端子用基板と電気回路基板との電
気的な接続は一般的な配線材１例えばフレキシブル基板
、導体線等によって行なわれる。
気回路基板との電気的な接続を、一般的な配線材１例え
ばフレキシブル基板、導体線等を用いて行なうものであ
る） 〔作用〕 この発明における電極端子用基板と電気回路基板との電
気的な接続は一般的な配線材１例えばフレキシブル基板
、導体線等によって行なわれる。
以下、この発明の一実施例を図について説明するＯ
＠１図はとの発明の一実施例である半導体装置カードを
示す斜視図、第２図は第１図のＩＶ−■線における断面
図である。図において、（１）は半導体装置カード、（
２）は半導体装置カード（１）の外装パッケージで、（
３）は半導体素子実装用電気回路基板。
示す斜視図、第２図は第１図のＩＶ−■線における断面
図である。図において、（１）は半導体装置カード、（
２）は半導体装置カード（１）の外装パッケージで、（
３）は半導体素子実装用電気回路基板。
（４）は電気回路基＆ （３）上に実装された半導体素
子。
子。
（５）は電気回路基板（３）と外部ｇ置（図示せず）と
を電気的に接続するための゛電極端子用基板、（６）は
電ｇｉｉｉ子用基板（５）上に設けられたｉｉＦＭ端子
、（７）は電極端子（６）と電極端子用基板（５）の裏
面にも設けられた電ｉ端子（図示せず）とを電気的に接
続するためのスルーホール、（８）は電極端子用基板（
５）の裏面に設けられた＆ｌｆｉ端子（図示せず）と、
半導体素子実装用電気回路基板〔３）とを、電気的に接
続するための配線材である〇 電極抱子用基板上の電極端子（６）とその裏面のｍＦＭ
端子とはスルーホール（７）によって電気的に接続され
、さらに、その裏面の電極端子と半導体素子実装用電気
回路基板（３）とは、一般的な配線材（８）Ｋよって電
気的に接続されているので、１！ｃ極端子用基板表面の
電極端子と半導体素子実装用電気回路基板（３）とは電
気的に接続されることになる。
を電気的に接続するための゛電極端子用基板、（６）は
電ｇｉｉｉ子用基板（５）上に設けられたｉｉＦＭ端子
、（７）は電極端子（６）と電極端子用基板（５）の裏
面にも設けられた電ｉ端子（図示せず）とを電気的に接
続するためのスルーホール、（８）は電極端子用基板（
５）の裏面に設けられた＆ｌｆｉ端子（図示せず）と、
半導体素子実装用電気回路基板〔３）とを、電気的に接
続するための配線材である〇 電極抱子用基板上の電極端子（６）とその裏面のｍＦＭ
端子とはスルーホール（７）によって電気的に接続され
、さらに、その裏面の電極端子と半導体素子実装用電気
回路基板（３）とは、一般的な配線材（８）Ｋよって電
気的に接続されているので、１！ｃ極端子用基板表面の
電極端子と半導体素子実装用電気回路基板（３）とは電
気的に接続されることになる。
なお通常、上記配線材（８）は、はんだ付けによって接
続されるものである。
続されるものである。
以上のようにとの発明によれば、電極端子用基板と半導
体素子実装用電気回路基板とを一般的な配線材を用いて
接続するようにしたので、目祝噴査による接続のｉ認が
可能になり、ｔた。不良時の手直しも容易で、その接続
作業が琳純で効率が向上するという効果がある■
体素子実装用電気回路基板とを一般的な配線材を用いて
接続するようにしたので、目祝噴査による接続のｉ認が
可能になり、ｔた。不良時の手直しも容易で、その接続
作業が琳純で効率が向上するという効果がある■
第１図はこの発明の一実施例による半導体装置カードを
示す斜視図、第２図は第１図の■−■線における断面図
、第３図は従来の半導体装置カードを示す斜視図、第４
図は第３図のＩＶ−ＩＶ線における断面図である。 図において、（１）は半導体装置カード、（２）は半導
体装置カード外装パッケージ、（３）は半導体素子実装
用電気回路基板、（４）は半導体素子、（５）は［極端
子用基板、（６）は電極端子、（７）はスルーホール、
（８）は配線材である○ なお１図中、同一符号は同一 又は相当部分を示す□
示す斜視図、第２図は第１図の■−■線における断面図
、第３図は従来の半導体装置カードを示す斜視図、第４
図は第３図のＩＶ−ＩＶ線における断面図である。 図において、（１）は半導体装置カード、（２）は半導
体装置カード外装パッケージ、（３）は半導体素子実装
用電気回路基板、（４）は半導体素子、（５）は［極端
子用基板、（６）は電極端子、（７）はスルーホール、
（８）は配線材である○ なお１図中、同一符号は同一 又は相当部分を示す□
Claims (1)
- 半導体素子実装用電気回路基板とは別に、その半導体素
子実装用電気回路基板と、外部装置との電気的、物理的
接続用の電極端子用基板を有する半導体装置カードにお
いて、前記電気回路基板と、電極端子用基板との電気的
な接続が一般的な配線材、例えばフレキシブル基板、導
体線等によつて行なわれることを特徴とする半導体装置
カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304439A JPH02148316A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置カード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304439A JPH02148316A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置カード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148316A true JPH02148316A (ja) | 1990-06-07 |
Family
ID=17933021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304439A Pending JPH02148316A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148316A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006221501A (ja) * | 2005-02-14 | 2006-08-24 | Matsushita Electric Ind Co Ltd | アンテナ内蔵半導体メモリモジュール |
-
1988
- 1988-11-30 JP JP63304439A patent/JPH02148316A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006221501A (ja) * | 2005-02-14 | 2006-08-24 | Matsushita Electric Ind Co Ltd | アンテナ内蔵半導体メモリモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0513913A (ja) | 回路基板に対するフレキシブルケーブルの接続装置 | |
| JPH05226803A (ja) | 実装回路基板 | |
| JPH02148316A (ja) | 半導体装置カード | |
| JPH02134890A (ja) | 回路素子実装基板 | |
| JPH01315212A (ja) | 分岐コネクタ | |
| JPS61145888A (ja) | 印刷配線基板接続装置 | |
| JP2530490Y2 (ja) | フレキシブルコネクタ | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPS60201692A (ja) | 配線回路装置 | |
| JPH0462775A (ja) | 表面実装用電子部品 | |
| JPH0427098Y2 (ja) | ||
| KR0122951Y1 (ko) | 단자가 양면으로 형성되어 있는 기판구조 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JPH05135834A (ja) | 基板間接続コネクタ | |
| JPH0722091A (ja) | 接続端子 | |
| JPS61107791A (ja) | 印刷配線板 | |
| JPH0587869U (ja) | 電子部品 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPS6214498A (ja) | フレキシブルプリント基板の固定構造 | |
| JPH04268787A (ja) | 複合回路基板 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPH06125170A (ja) | 外部記憶装置 | |
| JP2001298260A (ja) | 裏面電極型電気部品の実装方法および統合ランド | |
| JPH02306689A (ja) | プリント基板における電子部品の実装構造 |