JPH02148232A - 故障監視装置 - Google Patents
故障監視装置Info
- Publication number
- JPH02148232A JPH02148232A JP63300989A JP30098988A JPH02148232A JP H02148232 A JPH02148232 A JP H02148232A JP 63300989 A JP63300989 A JP 63300989A JP 30098988 A JP30098988 A JP 30098988A JP H02148232 A JPH02148232 A JP H02148232A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- fault
- circuit
- information
- monitoring device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012806 monitoring device Methods 0.000 title claims abstract description 46
- 238000004891 communication Methods 0.000 claims abstract description 17
- 238000012544 monitoring process Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、故障監視装置、特に中央処理装置（以下、
ｃｐｕと呼ぶ）および電源装置の故障を監視し、故障検
出時にシステムとして故障処理をする故障監視装置に関
するものである。
ｃｐｕと呼ぶ）および電源装置の故障を監視し、故障検
出時にシステムとして故障処理をする故障監視装置に関
するものである。
［従来の技術］
第３図は、従来の故障監視システムの構成を示すブロッ
ク図である。図において、（１）は故障監視装置であっ
て、ＣＰＵ（２＞および電源装置（３）の各故障を検出
し、監視する。（４）は故障表示装置であって、故障監
視装置（１）と接続され二故障監視装置（１）の故障内
容を表示する。（５）はＣＰＵ故障監視回路であって、
その入力側がＣＰＵ（２＞と、その出力側が後述の部分
故障メモリ（７）とそれぞれ接続され、ＣＰＵ（２）の
故障を検出し、監視する。（６）は電源故障監視回路で
あって、その入力側が電源装置（３）と、その出力側が
後述の部分故障メモリ（７）とそれぞれ接続され、電源
装置（３）の故障を検出し、監視する。前記部分故障メ
モリ（７）は、その出力側が故障表示装置（４）および
後述の故障処理回路（８）並びに他の故障監視装置（１
）の故障処理回路（８）のそれぞれの入力側と接続され
、ＣＰＵ（２）および電源袋Ｗ（３）の各故障情報を記
憶する６前記故障処理回路（８）は部分故障メモリ（７
）に記憶されている故障情報に基づいて故障を処理する
。
ク図である。図において、（１）は故障監視装置であっ
て、ＣＰＵ（２＞および電源装置（３）の各故障を検出
し、監視する。（４）は故障表示装置であって、故障監
視装置（１）と接続され二故障監視装置（１）の故障内
容を表示する。（５）はＣＰＵ故障監視回路であって、
その入力側がＣＰＵ（２＞と、その出力側が後述の部分
故障メモリ（７）とそれぞれ接続され、ＣＰＵ（２）の
故障を検出し、監視する。（６）は電源故障監視回路で
あって、その入力側が電源装置（３）と、その出力側が
後述の部分故障メモリ（７）とそれぞれ接続され、電源
装置（３）の故障を検出し、監視する。前記部分故障メ
モリ（７）は、その出力側が故障表示装置（４）および
後述の故障処理回路（８）並びに他の故障監視装置（１
）の故障処理回路（８）のそれぞれの入力側と接続され
、ＣＰＵ（２）および電源袋Ｗ（３）の各故障情報を記
憶する６前記故障処理回路（８）は部分故障メモリ（７
）に記憶されている故障情報に基づいて故障を処理する
。
なお１故障監視装置（１）は、上述のＣＰＵ故障監視回
路（５）、電源故障監視回路（６）１部分故障メモリ（
７）、故障処理回路（８）とから構成されている。また
、この図では故障監視装置（１）を複数接続した場合を
示している。
路（５）、電源故障監視回路（６）１部分故障メモリ（
７）、故障処理回路（８）とから構成されている。また
、この図では故障監視装置（１）を複数接続した場合を
示している。
従来の故障監視装置は上記のように構成され。
ＣＰＵ（２）の故障監視をＣＰＵｔ障監視回路（５）で
行い、電源装置（３）の電源出力断および電圧レベルの
チエツクを電源故障監視回路（６）で行っている。ＣＰ
Ｕ故障監視回路（５）および電源故障監視回路（６ａ）
の故障検出信号は２部分故障メモリ（７）に入力され、
ここで合成され、Ｎｏ、１故障として故障監視装置（１
）より出力される。他の故障監視装置（１）の故障検出
信号であるＮＯ６２故障と上記Ｎｏ、１故障の信号が故
障処理回路（８）に入力され、装置間の結合度が強けれ
ば、Ｎｏ、１故障とＮｏ、２故障のどちらかが検出され
てもＣＰＵ（２）の出力信号を強制断するなどの故障処
理が故障処理回路（８）にて行われる。
行い、電源装置（３）の電源出力断および電圧レベルの
チエツクを電源故障監視回路（６）で行っている。ＣＰ
Ｕ故障監視回路（５）および電源故障監視回路（６ａ）
の故障検出信号は２部分故障メモリ（７）に入力され、
ここで合成され、Ｎｏ、１故障として故障監視装置（１
）より出力される。他の故障監視装置（１）の故障検出
信号であるＮＯ６２故障と上記Ｎｏ、１故障の信号が故
障処理回路（８）に入力され、装置間の結合度が強けれ
ば、Ｎｏ、１故障とＮｏ、２故障のどちらかが検出され
てもＣＰＵ（２）の出力信号を強制断するなどの故障処
理が故障処理回路（８）にて行われる。
また、Ｎｏ、１故障、Ｎｏ、２の故障の表示が故障表示
装置く４）にて行われる。
装置く４）にて行われる。
［発明が解決しようとする課題］
上記のような従来の故障監視装置では、他の故障監視装
置の内容を数点の信号でしか収集することができず、故
障処理をするには他のＣＰＵの故障内容が分からず、故
障表示をするには装置全体の故障表示だけになり、複数
の装置間の故障処理や故ＰＲ表示が概略的であるなどの
問題点があった。
置の内容を数点の信号でしか収集することができず、故
障処理をするには他のＣＰＵの故障内容が分からず、故
障表示をするには装置全体の故障表示だけになり、複数
の装置間の故障処理や故ＰＲ表示が概略的であるなどの
問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、複数の装置間の故障内容を詳細に通信することに
より、池の装置の故障内容により故障処理内容を正確に
決定できると共に全装置の詳細な故障の表示を一括して
できる故障監視装置を得ることを目的とする。
ので、複数の装置間の故障内容を詳細に通信することに
より、池の装置の故障内容により故障処理内容を正確に
決定できると共に全装置の詳細な故障の表示を一括して
できる故障監視装置を得ることを目的とする。
［課題を解決するための手段］
この発明に係る故障監視装置は、中央処理装置の故障を
検出し、監視する中央処理装置故障監視回路と、電源装
置の故障を検出し、監視する電源故障監視回路と、前記
中央処理装置および前記電源装置の故障情報を格納する
部分故障メモリと。
検出し、監視する中央処理装置故障監視回路と、電源装
置の故障を検出し、監視する電源故障監視回路と、前記
中央処理装置および前記電源装置の故障情報を格納する
部分故障メモリと。
前記故障情報に基づいて故障を処理する故障処理回路と
を有する故障監視装置において、前記故障情報を送信す
る送信回路と、他の故障監視装置の故障情報を受信する
受信回路と、この受信回路により受信される全故障監視
装置の故障情報を格納する全体故障メモリとを備えたも
のである。
を有する故障監視装置において、前記故障情報を送信す
る送信回路と、他の故障監視装置の故障情報を受信する
受信回路と、この受信回路により受信される全故障監視
装置の故障情報を格納する全体故障メモリとを備えたも
のである。
［作用］
この発明においては１通信路により各故障監視装置にて
検出した部分故障の詳細を互いに送受信でき、故障処理
を実行する時に全体の故障内容により、より細かく正確
に処理を決定でき２通信路により全故障監視装置の詳細
な故障内容を表示することができる。
検出した部分故障の詳細を互いに送受信でき、故障処理
を実行する時に全体の故障内容により、より細かく正確
に処理を決定でき２通信路により全故障監視装置の詳細
な故障内容を表示することができる。
［実施例］
第１図はこの発明の一実施例による故障監視システムの
構成を示すブロック図である６図において （２）〜（
８）は従来のものと同様である。（］Ａ）は故障監視装
置であって、第３図の故障監視装置（１）の他に全体故
障メモリ（９）、送信回路（１０）受信回路（１１〉が
新たに設けられている。全体故障メモリ（９）は、その
入力側が受信回路（１１）とその出力側が故障処理回路
（８）と、それぞれ接続され、後述の通信路（１２）を
介して受信回路（１１）により受信される全故障監視装
置の故障情報を記憶する。送信回路（１０）は１その入
力側が部分故障メモリ（７）の出力側と接続され、その
出力側が後述の通信路（１２）を介して故障表示装置（
４）および他の受信回路（１１）の入力側とそれぞれ接
続され１部分故障メモリ（７）に記憶されている故障情
報を通信路く１２）に送信する。通信路（１２）は各故
障監視装置（ＩＡ）の故障情報を後述の第２図に示す伝
送フレーム構成で送受信する。なお、この図でも従来例
と同様に故障監視装置を複数接続した場合を示している
。
構成を示すブロック図である６図において （２）〜（
８）は従来のものと同様である。（］Ａ）は故障監視装
置であって、第３図の故障監視装置（１）の他に全体故
障メモリ（９）、送信回路（１０）受信回路（１１〉が
新たに設けられている。全体故障メモリ（９）は、その
入力側が受信回路（１１）とその出力側が故障処理回路
（８）と、それぞれ接続され、後述の通信路（１２）を
介して受信回路（１１）により受信される全故障監視装
置の故障情報を記憶する。送信回路（１０）は１その入
力側が部分故障メモリ（７）の出力側と接続され、その
出力側が後述の通信路（１２）を介して故障表示装置（
４）および他の受信回路（１１）の入力側とそれぞれ接
続され１部分故障メモリ（７）に記憶されている故障情
報を通信路く１２）に送信する。通信路（１２）は各故
障監視装置（ＩＡ）の故障情報を後述の第２図に示す伝
送フレーム構成で送受信する。なお、この図でも従来例
と同様に故障監視装置を複数接続した場合を示している
。
第２図は故障情報フレーム構成を示す図である。図にお
いて１１３）は通信フレームの開始を示すオーブンフラ
グ、（１４）は各装置単位のＣＰＵ故障情報１１５）は
各装置単位の電源故障情報。
いて１１３）は通信フレームの開始を示すオーブンフラ
グ、（１４）は各装置単位のＣＰＵ故障情報１１５）は
各装置単位の電源故障情報。
（１６）は通信フレームの終了を示すクローズフラグで
ある。
ある。
上記のように構成された故障監視システムにおいて、ｃ
ｐｕ故陣監視回路（５）と電源故障監視回路く６）によ
って検出された故障情報は３部分故障メモリ（８）に入
力され、送信回路（１０）により第２図の故障情報フレ
ーム構成における各装置単位のＣＰＵ故障情報（１４）
と電源故障情報（１５）として通信路（１２）に送信さ
れている。さらに。
ｐｕ故陣監視回路（５）と電源故障監視回路く６）によ
って検出された故障情報は３部分故障メモリ（８）に入
力され、送信回路（１０）により第２図の故障情報フレ
ーム構成における各装置単位のＣＰＵ故障情報（１４）
と電源故障情報（１５）として通信路（１２）に送信さ
れている。さらに。
第２図の故障情報フレーム構成は、各故障監視装置（１
）の受信口ｌ１ｇ（１１）にて受信され、全故障監視装
置（１）の故障情報として全体故障メモリ（９）に格納
され、故障処理回路（８）の入力となる。この故障処理
回路（８）では、装置間の結合度、各装置のＣＰＵ故障
情報（１，４）、電源故障情報（１５）の内容により、
各装置のＣＰｔＪ（２）に対する故障処理を行う。
）の受信口ｌ１ｇ（１１）にて受信され、全故障監視装
置（１）の故障情報として全体故障メモリ（９）に格納
され、故障処理回路（８）の入力となる。この故障処理
回路（８）では、装置間の結合度、各装置のＣＰＵ故障
情報（１，４）、電源故障情報（１５）の内容により、
各装置のＣＰｔＪ（２）に対する故障処理を行う。
また、第２図の故障情報フレーム構成は、故障表示装置
（４）にて受信され、各装置単位に詳細な故障情報とし
て表示される。
（４）にて受信され、各装置単位に詳細な故障情報とし
て表示される。
なお、上記実施例では通信路（１２）を現在比較的安価
でコンパクトにできるシリアル通信にて説明したが、デ
ータ部が８ビツトや１６ビツトにて構成されるパラレル
通信でも上記実施例と同様の効果を奏する。
でコンパクトにできるシリアル通信にて説明したが、デ
ータ部が８ビツトや１６ビツトにて構成されるパラレル
通信でも上記実施例と同様の効果を奏する。
「発明の効果］
この発明は以上説明したとおり、中央処理装置の故障を
検出し、監視する中央処理装置故障監視回路と、電源装
置の故障を検出し、監視する電源故障監視回路と、前記
中央処理装置および前記電源装置の故障情報を格納する
部分故障メモリと前記故障情報に基づいて故障を処理す
る故障処理回路とを有する故障監視装置において、前記
故障情報を送信する送信回路と２他の故障監視装置の故
障情報を受信する受信回路と、この受信回路により受信
される全故障監視装置の故障情報を格納する全体故障メ
モリとを備え、故障監視装置は故障情報を専用に通信で
きる送受信回路を含んだ構成にしたので、各故障監視装
置間にて故障情報を詳細に送受信でき、複数のＣＰＵか
ら構成されるシステムにおいて、各ＣＰＵの故障処理を
細かく正確に決定でき、各装置の故障情報を詳細に一括
表示できる効果がある。
検出し、監視する中央処理装置故障監視回路と、電源装
置の故障を検出し、監視する電源故障監視回路と、前記
中央処理装置および前記電源装置の故障情報を格納する
部分故障メモリと前記故障情報に基づいて故障を処理す
る故障処理回路とを有する故障監視装置において、前記
故障情報を送信する送信回路と２他の故障監視装置の故
障情報を受信する受信回路と、この受信回路により受信
される全故障監視装置の故障情報を格納する全体故障メ
モリとを備え、故障監視装置は故障情報を専用に通信で
きる送受信回路を含んだ構成にしたので、各故障監視装
置間にて故障情報を詳細に送受信でき、複数のＣＰＵか
ら構成されるシステムにおいて、各ＣＰＵの故障処理を
細かく正確に決定でき、各装置の故障情報を詳細に一括
表示できる効果がある。
第１図はこの発明の一実施例による故障監視装置の構成
ブロック図、第２図は通信フォーマットである故障情報
フレーム構成図、第３図は従来の故障監視装置の構成ブ
ロック図である。 図において、（ＬＡ）・・・故障監視装置、（２）・・
ＣＰＵ、（３）・・・電源装置、（４）・・・故障表示
装置、（５）・・・ＣＰＵ故障監視回路、（６）・・電
源故障監視回路、（７）・・・部分故障メモリ、（８）
・・ 故障処理回路、（９）・・・全体故障メモリ、（
１，０）・・・送信回路１１１）受信回路、（１２）・
・・通信路である。
ブロック図、第２図は通信フォーマットである故障情報
フレーム構成図、第３図は従来の故障監視装置の構成ブ
ロック図である。 図において、（ＬＡ）・・・故障監視装置、（２）・・
ＣＰＵ、（３）・・・電源装置、（４）・・・故障表示
装置、（５）・・・ＣＰＵ故障監視回路、（６）・・電
源故障監視回路、（７）・・・部分故障メモリ、（８）
・・ 故障処理回路、（９）・・・全体故障メモリ、（
１，０）・・・送信回路１１１）受信回路、（１２）・
・・通信路である。
Claims (1)
- 中央処理装置の故障を検出し、監視する中央処理装置故
障監視回路と、電源装置の故障を検出し、監視する電源
故障監視回路と、前記中央処理装置および前記電源装置
の故障情報を格納する部分故障メモリと、前記故障情報
に基づいて前記故障を処理する故障処理回路とを有する
故障監視装置において、前記故障情報を送信する送信回
路と、他の故障監視装置の故障情報を受信する受信回路
と、この受信回路により受信される全故障監視装置の故
障情報を格納する全体故障メモリとを備え、前記送信回
路から送信される情報は通信路を介してシリアルあるい
はパラレルに送信され、前記全体故障メモリからの全体
故障情報は前記故障処理回路に入力され、複数の故障監
視装置の前記部分故障メモリの内容を全て故障表示装置
に送信するようにしたことを特徴とする故障監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63300989A JP2501888B2 (ja) | 1988-11-30 | 1988-11-30 | 故障監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63300989A JP2501888B2 (ja) | 1988-11-30 | 1988-11-30 | 故障監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02148232A true JPH02148232A (ja) | 1990-06-07 |
| JP2501888B2 JP2501888B2 (ja) | 1996-05-29 |
Family
ID=17891488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63300989A Expired - Lifetime JP2501888B2 (ja) | 1988-11-30 | 1988-11-30 | 故障監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2501888B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439041U (ja) * | 1990-07-26 | 1992-04-02 | ||
| JP2004008226A (ja) * | 2003-10-06 | 2004-01-15 | Seirei Ind Co Ltd | 枝豆引抜収穫機 |
-
1988
- 1988-11-30 JP JP63300989A patent/JP2501888B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439041U (ja) * | 1990-07-26 | 1992-04-02 | ||
| JP2004008226A (ja) * | 2003-10-06 | 2004-01-15 | Seirei Ind Co Ltd | 枝豆引抜収穫機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2501888B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2732674B2 (ja) | データ伝送装置 | |
| JPH02148232A (ja) | 故障監視装置 | |
| JPS62276991A (ja) | 計測制御システムにおけるテスト方法 | |
| JP3195670B2 (ja) | 測定装置におけるアンプユニットのチェック方法 | |
| JPS6259435A (ja) | デ−タ転送監視装置 | |
| JP2835907B2 (ja) | シーケンサネットワークの通信異常解析装置 | |
| JP2954027B2 (ja) | 時分割多重化中継システム | |
| JP2712284B2 (ja) | データ伝送装置の回線切り替え時における誤データ出力防止方式 | |
| JPH06132852A (ja) | ケーブルの断線検出切換装置及び方法 | |
| JPH04148447A (ja) | 汎用インタフェース制御装置 | |
| JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
| JPH0589032A (ja) | 情報処理装置 | |
| JPS6384344A (ja) | 異常フレ−ム処理検査方式 | |
| JPH08107423A (ja) | Ｌａｎ上のノード位置検出システム及びノード位置検出装置 | |
| JPH04280400A (ja) | 信号入力装置 | |
| JPH08102762A (ja) | 環境テレメータ装置 | |
| JPS6225530A (ja) | ル−プデ−タリンクシステムの故障検出装置 | |
| JPH0125459B2 (ja) | ||
| JPH03245634A (ja) | モデム | |
| JPS58131844A (ja) | デ−タ伝送装置 | |
| JP2000284860A (ja) | 検査装置 | |
| JPS5952329A (ja) | デ−タ端末装置 | |
| JPS6253537A (ja) | 通信処理装置 | |
| JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
| JPS63237629A (ja) | 回線障害復旧制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |