JPH02146755A - Qfp型混成集積回路のリード付け方法 - Google Patents

Qfp型混成集積回路のリード付け方法

Info

Publication number
JPH02146755A
JPH02146755A JP63299498A JP29949888A JPH02146755A JP H02146755 A JPH02146755 A JP H02146755A JP 63299498 A JP63299498 A JP 63299498A JP 29949888 A JP29949888 A JP 29949888A JP H02146755 A JPH02146755 A JP H02146755A
Authority
JP
Japan
Prior art keywords
lead
hybrid integrated
integrated circuit
bending
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63299498A
Other languages
English (en)
Other versions
JPH0779148B2 (ja
Inventor
Yasuo Ogawa
小川 康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP63299498A priority Critical patent/JPH0779148B2/ja
Publication of JPH02146755A publication Critical patent/JPH02146755A/ja
Publication of JPH0779148B2 publication Critical patent/JPH0779148B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、特にガルウィンタイプの面実装用リードが例
えば1m以下の極小ピッチで設けられたQFP(Qua
d Flat Package)型混成集積回路に対す
るリードの取付け方法に関する。。
従来の技術 QFP型混成集積回路は、4方向にリードを出した面実
装パッケージで、リードピンピンチは例えば11111
以下で0.65mのものもある。
このような叶P型混成集積回路にリードを取付けるには
、従来、他の混成集積回路(例えばSIP型、DIP型
)と同様に、先端にクリップを有する複数のリード片の
基端部をタイバーにより連結した、いわゆるフレームリ
ードを用い、このそれぞれのリード片のクリップ部を混
成集積回路基板の縁部に設けた対応するそれぞれの電極
部に嵌合させ、半田付けする。それからそれぞれのリー
ド片の中間部をクランク状に曲げ加工するか、あるいは
この曲げ加工した後のリード片を上記と同様に嵌合及び
半田付けを行なってフレームリードを混成集積回路基板
の電極部に取付け、この後発リード片をタイバーから切
り離していた。
このようにして得られたリード付き叶P型混成集積回路
は、例えば第3図のように示される。すなわち、1は回
路基板、2a、2a・・・はリードであり、その先端の
嵌合部2’a 、2’a  ・・が回路基板の電極部1
a、1a・・・に嵌合され、半田付けされている。
このQFP型混成簗積回路製品は、その製造後電気的特
性を取付けたリードを通して検査し、さらに外観の検査
を行なって出荷するようにしている。
発明が解決しようとする課題 しかしながら、QFP型型混成集積回路のリードピンチ
は通常1.0.0゜8.0.65fi等で、DIP型、
SIP型の100m1+(2,54’ wm)に比べて
極めて小さく、上記の従来の方法でリードを取付けた場
合には、第4図に示すように回路基板1のそれぞれの辺
の縁部の電極に取付けたリード2a、2a  ・・・、
2b、2b・・、2c、2c・・、2d、2d・・のう
ち、例えば2a−1,2a−2,2b−1,2cm1.
2d−1,2d−2のように曲がったり、第5図に示す
ように、例えばリード2b−2,2d−3のように浮き
上がったりして、自動マウント機を用いて回路基板にリ
ードを実装する場合に回路基板1′の電極部1’b 、
1”c 、I’dとの接続不良が発生し易かった。特に
リード片を曲げ加工した後に取付けるときにはその曲げ
角度、先端寸法のバラツキが大きくその精度を良くでき
ないという問題点がある。
このため作業者の手作業により半田付けの修正作業が避
けられず、面実装部品としての実装し易い長所が損なわ
れていた。
本発明の目的は一号皆−ムリードを用いたリド実装にお
いて、リートの曲り不良や浮き不良のない実装を可能に
する叶P型混成集積回路のリード取付け方法を提供する
ことにある。
課題を解決するための手段 本発明は、上記課題を解決するために、混成集積回路基
板の複数の電極部にそれぞれリード端子を取付ける方法
において、それぞれのリード片の中間部を絶縁性材料を
用いて変形不能に連結固定する工程と、上記それぞれの
リード片の中間部と上記それぞれのリード片の先端との
間をクランク状に曲げ加工する工程と、上記曲げ加工さ
れたそれぞれのリード片の先端部を混成集積回路基板の
対応する電極部に取付ける工程と、この取付けたそれぞ
れのリード片を上記連結固定した部分から切り離す工程
と、を有することを特徴とするQFP型混成集積回路の
リード付け方法を提供するものである。
作用 それぞれのリード片の中間部を非変形体で連結固定した
ので、その取付け工程において各リード片の変形、位置
ずれ等のぶれを少なくできる。特にリード片の曲げ加工
前にその連結固定を行うことにより曲げ角度、リード先
端寸法のバラツキを少なくし、その精度を高めることが
できる。
実施例 次に本考案の一実施例を説明する。
第1図中、11は混成集積回路基板であり、その4辺の
縁部に電極部が形成され、例えばその−辺の縁部には電
極部11a 、 lla  ・・が設けられている。1
2は金属板からなるフレームリードであり、各リード片
12a 、12a  ・・・がクイパー12bと一体に
形成されており、それぞれのリード片の先端には断面コ
の字状の嵌合部12c 、12c  ・・が形成されて
いる。13は絶縁性材料からなる連結固定部であり、各
リード片を変形不能に連結固定している。ここで変形不
能に連結固定とは、外力がかからない場合は勿論、通常
のリード取付作業でかかる外力程度では変形せず、リー
ド片相互を不動に固定できるものをいう。
上記各リード片12a 、 12a  ・・は、一方の
端部を連結するタイバー12bとともに金属板から一体
に打ち抜かれ、その後絶縁性材料からなる連結固定部1
3を、例えばエポキシ樹脂、フェノール樹脂等によりモ
ールド成形され、ついで曲げ加工されることが、その曲
げ角度、先端寸法のバラツキを少な(す名士で好ましい
が、これに限らず、この曲げ加工した後、上記樹脂でモ
ールドしても良く、この場合にも取付けの際にバラツキ
なく一様に取付けができる。このようにモールドすると
、例えば治具を用いて連結固定するよりも生産性が良(
、またその固定の精度を高めることができる。
第1図のように加工されたフレームリード12を混成集
積回路基板11に取付けるには、各リード片12a 、
12a  ・・を連結部13で連結したままそのそれぞ
れの嵌合部12c 、12c  ・・を対応するそれぞ
れの電極部11a 、lla  ・・に嵌合し、半田付
けする。この半田付けはりフロー式のものが好ましい。
この後タイバー12bを各リード片から切り離し、これ
により混成集積回路基板に取付けたり一部を通して回路
の電気特性を測定し、その検査を行なう。そして外観も
検査し、その合否を決定する。
合格品には連結固定部13が残っているが、その在庫や
移動中に各リード片が変形したりしないようにそのまま
にしておき、出荷時に連結固定部13を各リード片から
切り離す。
上記実施例では連結固定部13を1つ設けたが、これに
限定されるものではなく、複数設けても良い。このよう
にすると取付け精度がより向上する。
また、上記実施例ではリード片としてフレームリードを
用いたが、これに限定するものでなく、別個のリード片
を複数用いても良い。例えば第2図に示すように、リー
ド片22a 、22a  ・・を上記と同様の連結固定
部23a 、23bにより連結固定し、上記と同様に回
路基板に取付けるようにしても良い。
また、上記絶縁性材料としては、ポリオレフィンのよう
な熱可塑性樹脂、ゴムも使用でき、その剛性が足らない
場合には充填剤を併用して硬くするようにしても良く、
ガラス等であっても良い。
発明の効果 本発明によれば、例えばフレームリードのリード片を絶
縁材料により変形不能に連結固定してリードの取付けを
行う工程を有するので、その取付けの精度を高め、リー
ドと電極の接続不良を少な(できるとともに、その作業
性も向上できる。また、リード片の連結固定を行ってか
らリード片の曲げ加工を行なうようにすると、その曲げ
加工の際の曲げ角度、先端の寸法等をバラツキなく一様
にすることができ好ましい。
このようにQFP型混成集積回路にリードをその曲げ不
良や浮き不良を少なくして極小ピンチで取付けることが
でき、その生産性を高めることができる。
【図面の簡単な説明】
第1図は本発明の方法の一実施例の一工程を示す一部の
斜視図、第2図は本発明の方法の他の実施例の一工程を
示す一部の斜視図、第3図はガルウインクイプのリード
を回路基板に取付けた状態を示す一部の斜視図、第4図
は従来の方法によりリードを回路基板に取付けた状態の
平面図、第5図はその他の例の側面図である。 図中、11は混成集積回路基板、Ilaは電極部、12
はフレームリード、12a 、 22a はリード片、
12bはタイバー、12cは嵌合部、13.23a 、
23bは連結固定部である。 第1図 昭和63年11月29日 第2 図 第3 図 第4 図 2cm1 ノC 第5 図

Claims (1)

    【特許請求の範囲】
  1. (1)混成集積回路基板の複数の電極部にそれぞれリー
    ド端子を取付ける方法において、それぞれのリード片の
    中間部を絶縁性材料を用いて変形不能に連結固定する工
    程と、上記それぞれのリード片の中間部と上記それぞれ
    のリード片の先端との間をクランク状に曲げ加工する工
    程と、上記曲げ加工されたそれぞれのリード片の先端部
    を混成集積回路基板の対応する電極部に取付ける工程と
    、この取付けたそれぞれのリード片を上記連結固定した
    部分から切り離す工程と、を有することを特徴とするQ
    FP型混成集積回路のリード付け方法。
JP63299498A 1988-11-29 1988-11-29 Qfp型混成集積回路のリード付け方法 Expired - Lifetime JPH0779148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63299498A JPH0779148B2 (ja) 1988-11-29 1988-11-29 Qfp型混成集積回路のリード付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63299498A JPH0779148B2 (ja) 1988-11-29 1988-11-29 Qfp型混成集積回路のリード付け方法

Publications (2)

Publication Number Publication Date
JPH02146755A true JPH02146755A (ja) 1990-06-05
JPH0779148B2 JPH0779148B2 (ja) 1995-08-23

Family

ID=17873356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63299498A Expired - Lifetime JPH0779148B2 (ja) 1988-11-29 1988-11-29 Qfp型混成集積回路のリード付け方法

Country Status (1)

Country Link
JP (1) JPH0779148B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488091A2 (en) * 1990-11-27 1992-06-03 Lsi Logic Corporation Plastic-packaged semiconductor device and method of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5942049U (ja) * 1982-09-09 1984-03-17 日本電気ホームエレクトロニクス株式会社 電子部品装着構体
JPS62118555A (ja) * 1985-11-19 1987-05-29 Oki Electric Ind Co Ltd 集積回路パツケ−ジ
JPS62216256A (ja) * 1986-03-17 1987-09-22 Hitachi Ltd 電子部品のパツケ−ジ構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5942049U (ja) * 1982-09-09 1984-03-17 日本電気ホームエレクトロニクス株式会社 電子部品装着構体
JPS62118555A (ja) * 1985-11-19 1987-05-29 Oki Electric Ind Co Ltd 集積回路パツケ−ジ
JPS62216256A (ja) * 1986-03-17 1987-09-22 Hitachi Ltd 電子部品のパツケ−ジ構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488091A2 (en) * 1990-11-27 1992-06-03 Lsi Logic Corporation Plastic-packaged semiconductor device and method of forming the same

Also Published As

Publication number Publication date
JPH0779148B2 (ja) 1995-08-23

Similar Documents

Publication Publication Date Title
US20060169488A1 (en) Circuit board mounted with surface mount type circuit component and method for producing the same
US5162895A (en) Lead frame for semiconductor device that prevents island torsion
JPH02146755A (ja) Qfp型混成集積回路のリード付け方法
JPS62118555A (ja) 集積回路パツケ−ジ
JPH02206153A (ja) 半導体部品の製造方法及びその製造方法に使用するリードフレーム
US4271588A (en) Process of manufacturing a encapsulated hybrid circuit assembly
JP2503360Y2 (ja) 樹脂封止型半導体集積回路装置
JP3303825B2 (ja) 半導体装置の製造方法
JPH11288844A (ja) 樹脂封止型電子部品及びその製造方法
EP3079170B1 (en) Molding die with leadframe, and method of manufacturing a resin sealed electronic component on a lead frame
JPS63204751A (ja) リ−ドフレ−ムおよびこれを用いた半導体装置並びにこの半導体装置の製造方法
JP2565115B2 (ja) 集積回路パッケージ
JPH0710510Y2 (ja) 混成集積回路用モジュール
JPH04162466A (ja) 半導体装置用リードフレーム
JPS63110661A (ja) 半導体集積回路用樹脂封止形パツケ−ジ
JPH01312859A (ja) Dip型電子部品の製造方法
JPH07321285A (ja) 半導体装置およびその組立方法
KR0119768Y1 (ko) 표면실장형 반도체 패키지의 아웃리드 고정구조
JPH03245475A (ja) 面付型混成集積回路の製造方法
JPH09116080A (ja) リード端子及びそれに用いるリードフレーム
JPH08186216A (ja) 電子部品装置の構造及び形成方法
JPH06283642A (ja) アウターリードの曲げ成形方法及びこれを用いた半導体装置
JPH02278751A (ja) 表面実装用部品
JPH0574996A (ja) 樹脂封止型半導体装置
JPH033354A (ja) 半導体装置