JPH02140958A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02140958A JPH02140958A JP63295009A JP29500988A JPH02140958A JP H02140958 A JPH02140958 A JP H02140958A JP 63295009 A JP63295009 A JP 63295009A JP 29500988 A JP29500988 A JP 29500988A JP H02140958 A JPH02140958 A JP H02140958A
- Authority
- JP
- Japan
- Prior art keywords
- interconnection
- wiring
- aluminum
- disposed
- low impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- 230000002542 deteriorative effect Effects 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- IZJSTXINDUKPRP-UHFFFAOYSA-N aluminum lead Chemical compound [Al].[Pb] IZJSTXINDUKPRP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、容量を用いた半導体集積回路のレイアウトに
関し、特に容量からの取り出し配線による寄生容量の低
減に関する。
関し、特に容量からの取り出し配線による寄生容量の低
減に関する。
アナログLSI又は、アナログ・ディジタル混載LSI
等で多く用いられるスイッチトキャパシタ回路(以下S
C回路と呼ぶ)等において使用する容量は、高比精度が
要求される。それは、たとえば、SC回路では容量と容
量の比によって回路の利得が設定されるためである。こ
のような容量は通常単位容fLcoを用意し、たとえば
単位容量Coの3倍の容量が必要な場合には、単位容量
COを3個並列に接続することにより比精度を確保する
ように配慮している。その場合のレイアウトは、たとえ
ば第3図のごとくなる。すなわち、半導体基板上に絶縁
膜を介して下部電極10と11とを形成し、誘電体膜を
介して単位面積をもつ上部電極12〜15を形成し、ア
ルミニウムの配線6゜16で下部電極11.10と接続
するとともに、アルミニウムの配線で上部電極12に接
続し、さらにアルミニウムの配線17で上部電極13〜
15に接続している。
等で多く用いられるスイッチトキャパシタ回路(以下S
C回路と呼ぶ)等において使用する容量は、高比精度が
要求される。それは、たとえば、SC回路では容量と容
量の比によって回路の利得が設定されるためである。こ
のような容量は通常単位容fLcoを用意し、たとえば
単位容量Coの3倍の容量が必要な場合には、単位容量
COを3個並列に接続することにより比精度を確保する
ように配慮している。その場合のレイアウトは、たとえ
ば第3図のごとくなる。すなわち、半導体基板上に絶縁
膜を介して下部電極10と11とを形成し、誘電体膜を
介して単位面積をもつ上部電極12〜15を形成し、ア
ルミニウムの配線6゜16で下部電極11.10と接続
するとともに、アルミニウムの配線で上部電極12に接
続し、さらにアルミニウムの配線17で上部電極13〜
15に接続している。
このような比精度を要求される容量は通常上部電極12
〜15と下部電極10,11はともに多結晶シリコンで
形成する場合が多い。これは、上部及び下部電極10〜
15を同一・材料で形成することにより容量のバイアス
依存性をなくすためである。ここで上部電極12〜15
及び下部電極10゜11からはアルミニウムの配線材料
による引き出し配線5,6,16.17により所望の回
路に接続されるが、アルミニウム等の配線材料が密にレ
イアウトされた部分では、上部電極12,13〜15の
引き出し配線5,17と、下部電極10゜11の引き出
し配線16,6が、第3図領域Aのごとく接近して配置
されることが多い。この領域AのB−B’面での断面図
を第4図に示す。半導体基板1上にシリコン酸化膜2と
層間絶縁膜3を介してアルミニウムの引出し配線5,6
が形成されており、その上に層間絶縁膜4とカバー膜8
とが形成されている。この場合、電気力線は第4図のご
とく広がりを持ち、配線間容量は配線材料5と6を平行
平板として計算した容量の約1.5倍にもなってしまう
。
〜15と下部電極10,11はともに多結晶シリコンで
形成する場合が多い。これは、上部及び下部電極10〜
15を同一・材料で形成することにより容量のバイアス
依存性をなくすためである。ここで上部電極12〜15
及び下部電極10゜11からはアルミニウムの配線材料
による引き出し配線5,6,16.17により所望の回
路に接続されるが、アルミニウム等の配線材料が密にレ
イアウトされた部分では、上部電極12,13〜15の
引き出し配線5,17と、下部電極10゜11の引き出
し配線16,6が、第3図領域Aのごとく接近して配置
されることが多い。この領域AのB−B’面での断面図
を第4図に示す。半導体基板1上にシリコン酸化膜2と
層間絶縁膜3を介してアルミニウムの引出し配線5,6
が形成されており、その上に層間絶縁膜4とカバー膜8
とが形成されている。この場合、電気力線は第4図のご
とく広がりを持ち、配線間容量は配線材料5と6を平行
平板として計算した容量の約1.5倍にもなってしまう
。
このように引き出し配線が接近して配置されると配線・
配線間の寄生容量が単位容量Coに加算されてしまい比
精度を悪化させるという欠点があった。もちろん引き出
し配線を接近させなければ、このような問題は発生しな
いがこの場合、レイアウト上着るしい節約を与え、また
レイアウト面積を増大させることにもなってしまう。
配線間の寄生容量が単位容量Coに加算されてしまい比
精度を悪化させるという欠点があった。もちろん引き出
し配線を接近させなければ、このような問題は発生しな
いがこの場合、レイアウト上着るしい節約を与え、また
レイアウト面積を増大させることにもなってしまう。
本発明によれば、接近して平行に配置された2本の同一
層配線間のすくなくとも上部に低インピーダンス点に接
続された配線を配置した半導体集積回路装置を得る。
層配線間のすくなくとも上部に低インピーダンス点に接
続された配線を配置した半導体集積回路装置を得る。
次に、本発明を図面を参照して説明する。
第1図に本発明の一実施例の断面図を示す。尚説明は、
アルミニウムの2層プロセスで第1層のアルミニウム配
線を引き出し配線に使用した場合について説明する。こ
の場合アルミニウム等の第1層配線5と6の間の上部を
覆うようにアルミニウム等の第2層配線7が配置されて
いる。又、この配線7は、低インピーダンス点(この場
合は接地電位)に接続されている。従って、電気力線は
第1図のごとく配線7に向かって曲げられ配線5と6間
の容量は減少する。シミュレーション結果によると配線
7が配置されている場合の容量はそれが無い従来の場合
の1/3以下になる。従って容量間の比精度は向上する
。さらに立体的に上部に配線7を配置することによって
レイアウト面積の増加はない。もちろんこの場合対接地
電位の容量は増大するが、SC回路では対接地電位への
容量は影響のない回路構成が可能である。
アルミニウムの2層プロセスで第1層のアルミニウム配
線を引き出し配線に使用した場合について説明する。こ
の場合アルミニウム等の第1層配線5と6の間の上部を
覆うようにアルミニウム等の第2層配線7が配置されて
いる。又、この配線7は、低インピーダンス点(この場
合は接地電位)に接続されている。従って、電気力線は
第1図のごとく配線7に向かって曲げられ配線5と6間
の容量は減少する。シミュレーション結果によると配線
7が配置されている場合の容量はそれが無い従来の場合
の1/3以下になる。従って容量間の比精度は向上する
。さらに立体的に上部に配線7を配置することによって
レイアウト面積の増加はない。もちろんこの場合対接地
電位の容量は増大するが、SC回路では対接地電位への
容量は影響のない回路構成が可能である。
第2図に本発明の他の実施例の断面図を示す。
第1図の実施例では、接近した配線5,6間の上部のみ
に低インピーダンスの配線7を配置したが、この実施例
では、低インピーダンス配線9を配線5.6間の下部に
も形成する。これは通常用いられる多結晶シリコン等の
配線材料で形成してやればよい。
に低インピーダンスの配線7を配置したが、この実施例
では、低インピーダンス配線9を配線5.6間の下部に
も形成する。これは通常用いられる多結晶シリコン等の
配線材料で形成してやればよい。
このようにすれば、前記と同様の効果が、配線5.6間
の下部においても生じ、配線間容量はさらに小さくなる
。
の下部においても生じ、配線間容量はさらに小さくなる
。
以上説明したように、接近した配線間の上部又は、上部
、下部に低インピーダンス配線を配置することにより容
量部の引き出し配線間の寄生容量による容量間の比精度
の悪化は、低減でき所望の特性のSC回路が得られる。
、下部に低インピーダンス配線を配置することにより容
量部の引き出し配線間の寄生容量による容量間の比精度
の悪化は、低減でき所望の特性のSC回路が得られる。
第1図は、本発明の一実施例を示す断面図、第2図は、
本発明の他の実施例を示す断面図、第3図は、従来の容
量部の平面図及び第4図は、従来の引き出し配線部の断
面図である。 1・・・・・・半導体基板、2・・・・・・シリコン酸
化膜、3.4・・・・・・層間絶縁膜、5,6,16.
17・・・・・・アルミニウム等の配線、7・・・・・
・アルミニウムの低インピーダンス配線、8・・・・・
・カバー膜、9・・・・・・多結晶シリコンの低インピ
ーダンス配LIO,II・・・・・・容量下部電極、1
2,13,14,15・・・・・・容量上部電極。 代理人 弁理士 内 原 晋 翳 図 牛 牛 図 〜llヒト41rイ’4一嗟ト4うにミ窄4 図
本発明の他の実施例を示す断面図、第3図は、従来の容
量部の平面図及び第4図は、従来の引き出し配線部の断
面図である。 1・・・・・・半導体基板、2・・・・・・シリコン酸
化膜、3.4・・・・・・層間絶縁膜、5,6,16.
17・・・・・・アルミニウム等の配線、7・・・・・
・アルミニウムの低インピーダンス配線、8・・・・・
・カバー膜、9・・・・・・多結晶シリコンの低インピ
ーダンス配LIO,II・・・・・・容量下部電極、1
2,13,14,15・・・・・・容量上部電極。 代理人 弁理士 内 原 晋 翳 図 牛 牛 図 〜llヒト41rイ’4一嗟ト4うにミ窄4 図
Claims (1)
- 接近して平行に配置された2本の配線間のすくなくとも
上部に低電位点に接続された配線を配置することを特徴
とする半導体集積回路装置
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63295009A JP2778060B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路装置 |
EP19890121569 EP0378784A3 (en) | 1988-11-21 | 1989-11-21 | Semiconductor integrated-circuit device comprising wiring layers |
US07/439,856 US5045915A (en) | 1988-11-21 | 1989-11-21 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63295009A JP2778060B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02140958A true JPH02140958A (ja) | 1990-05-30 |
JP2778060B2 JP2778060B2 (ja) | 1998-07-23 |
Family
ID=17815155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63295009A Expired - Lifetime JP2778060B2 (ja) | 1988-11-21 | 1988-11-21 | 半導体集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5045915A (ja) |
EP (1) | EP0378784A3 (ja) |
JP (1) | JP2778060B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6777775B2 (en) | 2001-07-04 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, D-A converter device, and A-D converter device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196920A (en) * | 1992-04-21 | 1993-03-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62203351A (ja) * | 1986-03-03 | 1987-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路の配線方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4035829A (en) * | 1975-01-13 | 1977-07-12 | Rca Corporation | Semiconductor device and method of electrically isolating circuit components thereon |
JPS56169369A (en) * | 1980-05-30 | 1981-12-26 | Sharp Corp | High withstand voltage mos field effect semiconductor device |
EP0169941B1 (de) * | 1984-07-31 | 1989-10-18 | Siemens Aktiengesellschaft | Monolithisch integrierte Halbleiterschaltung |
US4679171A (en) * | 1985-02-07 | 1987-07-07 | Visic, Inc. | MOS/CMOS memory cell |
-
1988
- 1988-11-21 JP JP63295009A patent/JP2778060B2/ja not_active Expired - Lifetime
-
1989
- 1989-11-21 EP EP19890121569 patent/EP0378784A3/en not_active Ceased
- 1989-11-21 US US07/439,856 patent/US5045915A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62203351A (ja) * | 1986-03-03 | 1987-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路の配線方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6777775B2 (en) | 2001-07-04 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, D-A converter device, and A-D converter device |
Also Published As
Publication number | Publication date |
---|---|
US5045915A (en) | 1991-09-03 |
EP0378784A2 (en) | 1990-07-25 |
EP0378784A3 (en) | 1990-12-19 |
JP2778060B2 (ja) | 1998-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3405650B2 (ja) | 集積回路チップ及びこれの製造方法 | |
JP5308329B2 (ja) | 高収率の高密度オンチップ・キャパシタ設計 | |
US6646860B2 (en) | Capacitor and method for fabricating the same | |
JPS5994849A (ja) | 半導体集積回路装置 | |
JP2006506801A (ja) | 周波数に独立な分圧器 | |
JPS61180466A (ja) | 積層型半導体装置 | |
JP2752832B2 (ja) | 半導体集積回路装置 | |
JPH02140958A (ja) | 半導体集積回路装置 | |
JPS59171140A (ja) | 半導体装置 | |
US4697159A (en) | Tuning capacitors with selectable capacitance configurations for coupling between microwave circuits | |
JPS63142656A (ja) | セミカスタム半導体集積回路 | |
JPH03238823A (ja) | 半導体集積回路 | |
JPH03138973A (ja) | 半導体集積回路 | |
JPH02306652A (ja) | 半導体集積回路 | |
JPH03120848A (ja) | 半導体集積回路 | |
JPH07312415A (ja) | 半導体集積回路 | |
JPH0473960A (ja) | 半導体集積回路 | |
US6977805B2 (en) | Capacitor element, semiconductor integrated circuit and method of manufacturing those | |
JP2636794B2 (ja) | 半導体装置 | |
US20050115740A1 (en) | Multilayered power supply line for semiconductor integrated circuit and layout method thereof | |
JPH0430452A (ja) | 半導体集積回路装置 | |
JPS61180467A (ja) | 積層型半導体装置 | |
JPH0196947A (ja) | 半導体装置及びその製造方法 | |
JPS63184358A (ja) | 半導体集積回路 | |
JPS594051A (ja) | 半導体素子 |