JPH02137440A - 二重化シリアルループシステム - Google Patents

二重化シリアルループシステム

Info

Publication number
JPH02137440A
JPH02137440A JP29019288A JP29019288A JPH02137440A JP H02137440 A JPH02137440 A JP H02137440A JP 29019288 A JP29019288 A JP 29019288A JP 29019288 A JP29019288 A JP 29019288A JP H02137440 A JPH02137440 A JP H02137440A
Authority
JP
Japan
Prior art keywords
serial loop
terminals
serial
belonging
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29019288A
Other languages
English (en)
Inventor
Terumi Fujita
藤田 輝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29019288A priority Critical patent/JPH02137440A/ja
Publication of JPH02137440A publication Critical patent/JPH02137440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 複数の端末が二重化されたシリアルループによって接続
されている二重化シリアルループシステムに関する。
3、発明の詳細な説明 〔従来の技術〕 トータリゼータなどの重要度の高いシステムにおいては
、シリアルループ自体の障害によるシステム異常を回避
するために、多数の端末を二重化されたシリアルループ
を介してホストに接続してトランザクション処理を行な
うことが実施されている。
第4図はこの従来の二重化されたシリアルループとこれ
に接続される端末の接続関係を示すもので、複数の端末
Tl、T2.・・・・・・がホストプロセッサHに現用
および予備のシリアルループLg。
t、yによって接続されており、これら端末は現用シリ
アルループインターフェイスGによって現用シリアルル
ープLgと、また、予備シリアルループインターフェイ
スLyによって予備シリアルループLyにそれぞれ接続
されている。
そして、各端末の現用シリアルループインターフェイス
Gが接続されている現用シリアルループは端末のトラン
ザクション処理に用いられ、各端末の予備シリアルルー
プインターフェイスYが接続されている予備シリアルル
ープは現用シリアルループに障害などが発生したときの
バックアップのために待機する。
〔発明が解決しようとする課題〕
上記のような従来の二重化シリアルループを用いるシス
テムにおいては、通常時には現用シリアルループにホス
トプロセッサとすべての端末との間で送受されるデータ
が伝送されるためにこのシリアルループの利用効率が著
しく高いのに比して予備シリアルループは全く利用され
ず、したがってホストプロセッサの現用シリアルループ
とのインターフェイスの負荷のみが大きくなり、システ
ム全体としての効率も低下するという問題があった。
〔課題を解決するための手段〕 第1図の原理図に示すように、二重化シリアルループA
、Hによって複数の端末TIt + T I□、・・・
・・・、  Tt++ Ttxr ・・・・・・が接続
された二重化シリアルループシステムにおいて、第1の
シリアルループAには第1の群に属する端末’r11、
 ’r、□、・・・・・・が現用として、また第2の群
に属する端末’rt++T11・・・・・・が予備とし
て接続し、第2のシリアルループBには第1の群に属す
る端末T + + + T lt +・・・・・・が予
備として、また第2の群に属する端末T!l+ ’r1
1、・・・・・・が現用として接続されてなるようにし
た。
〔作 用〕
第1図に示した各端末Ti1l ’rt□、・・・・・
・+T!InT■、・・・・・・には、制御回路に現用
および予備として接続されている現用シリアルループイ
ンターフェイス■および予備シリアルループインターフ
ェイス■がそれぞれ設けられている。
第1の群に属する上記端末’r11、 ’r、□、・・
・・・・の現用シリアルループインターフェイスIと第
2の群に属する上記端末T□I ’rz□、・・・・・
・の予備シリアルループインターフェイス■は太線で示
した#1シリアルループAに直列に接続されており、第
1の群に属する上記端末T11、T11、・・・・・・
の予備シリアルループインターフェイス■と第2の群に
属する上記端末T11、 T2ffi、・・・・・・の
現用シリアルループインターフェイスIは細線で示した
#2シリアルループBに直列に接続されている。
したがって、#1シリアルループAを介するホストプロ
セッサHからの信号は、第1の群に属する上記端末’r
11、 ’r、□、・・・・・・については現用系であ
るために有効であるが、第2の群に属する上記端末7!
+、 Ttt、・・・・・・については予備系となるた
めに利用されない。逆に、#2シリアルループBを介す
るホストプロセッサHからの信号は、第1の群に属する
上記端末Tl1l ’r+z、・・・・・・については
予備系であるために利用されず、第2の群に属する上記
端末T t t + T 2 g + ・・・・・・に
ついては現用系であるために有効となる。
これによって、正常時にはそれぞれのシリアルループに
実質的に接続されている端末の数をほぼ等しくすること
ができ、ホストプロセッサの#1シリアルループAとの
インターフェイスおよび#2シリアルループBとのイン
ターフェイスの負荷も分散されるので、端末に対する応
答性能が改善される。なお、一方のシリアルループに異
常が発生したときには他方のシリアルループのみによっ
て端末との送受信が行なわれることは従来と同様である
〔実施例〕
第2図は本発明が適用される端末を有するシステムの構
成例であって、メモリ2が接続されているプロセッサ1
の外部バス3に接続された転送制御回路4と#1インタ
ーフェイス11あるいは#2インターフェイス12を選
択接続するためのスイッチ5が設けられており、このス
イッチ5はスイッチドライバ6によってシリアルループ
に異常が発生した場合などに切換えられる。
本発明においては、第1図の第1の群に属する端末T1
1、T、!、・・・・・・については正常時に#1シリ
アルループに接続されているインターフェイス11が選
択されるように第2図図示の位置にスイッチ5が切換ら
れており、また第2の群に属する端末T!II T!!
、・・・・・・においては正常時に#2シリアルループ
に接続されているインターフェイス12が選択されるよ
うにスイッチ5が切換られている。
そして、いずれかのシリアルループに異常が発生したと
きには、上記第1の群に属する端末および第2の群に属
する端末の双方とも健全なシリアルループに接続される
ようにプロセッサlの指示によりスイッチドライバ6が
駆動され、スイッチ5が切換えられることにより選択接
続される。
なお、#1バッファメモリ7および#2バッファメモリ
8は受信データと送信データをそれぞれ格納するための
ものである。
第3図は第2図のインターフェイス11.12の構成を
機能的に示したもので、シリアルループからの信号はレ
シーバ21によって受信され、復調された受信データは
第2図のスイッチ5から転送制御回路4に送られて自局
で受信すべきデータであれば外部バス3から#1バッフ
ァメモリ7に格納される。
もし、この受信データが後続する他の端末Tあるいはホ
ストプロセッサHに伝送されるデータであれば、波形整
形回路22により波形整形されてからドライバ23によ
ってシリアルループに送出される。なお、インタフェー
ス回路11.12に入力された受信信号はレシーバ21
を通過後は受信データとして制御回路へ送られるととも
に、波形整形回路22へも送られる。
また、この端末からホストプロセッサHに送出する送信
データは上記ドライバ23に供給され、上記同様にシリ
アルループに送出される。
〔発明の効果〕
本発明によれば、二重化されたシリアルループの正常動
作時には端末の一部ずつをそれぞれのシリアルループに
接続することによってホストプロセッサの応答を改善す
ることができ、また、いずれかのシリアルループに異常
が発生したときには従来の二重化シリアルループにおけ
ると同様に健全なシリアルループによってデータ伝送が
可能なために信頼性も維持されるという格別の効果が達
成される。
【図面の簡単な説明】
第1図は本発明による二重化シリアルループの原理を示
す図、 第2図は本発明が適用される端末の構成例を示す図、 第3図は端末のインターフェイスを説明する図、第4図
は従来の二重化シリアルループを示す図である。 A、 Bは二重シリアルループ T11、T、t、・・・・・・は第1の群に属する端末
Tz11T、□、・・・・・・は第2の群に属する端末
原 理゛ 図 第 図 端末のインターフェイス 第 図 従 来 例

Claims (1)

  1. 【特許請求の範囲】 二重化シリアルループ(A、B)によって複数の端末(
    T_1_1、T_1_2、・・・・・・、T_2_1、
    T_2_2、・・・・・・)が接続された二重化シリア
    ルループシステムにおいて、 第1のシリアルループ(A)には第1の群に属する端末
    (T_1_1、T_1_2、・・・・・・)が現用とし
    て、また第2の群に属する端末(T_2_1、T_2_
    2、・・・・・・)が予備として接続されてなり、 第2のシリアルループ(B)には第1の群に属する端末
    (T_1_1、T_1_2、・・・・・・)が予備とし
    て、また第2の群に属する端末(T_2_1、T_2_
    2、・・・・・・)が現用として接続されてなることを
    特徴とする二重化シリアルループシステム。
JP29019288A 1988-11-18 1988-11-18 二重化シリアルループシステム Pending JPH02137440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29019288A JPH02137440A (ja) 1988-11-18 1988-11-18 二重化シリアルループシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29019288A JPH02137440A (ja) 1988-11-18 1988-11-18 二重化シリアルループシステム

Publications (1)

Publication Number Publication Date
JPH02137440A true JPH02137440A (ja) 1990-05-25

Family

ID=17752943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29019288A Pending JPH02137440A (ja) 1988-11-18 1988-11-18 二重化シリアルループシステム

Country Status (1)

Country Link
JP (1) JPH02137440A (ja)

Similar Documents

Publication Publication Date Title
US6757777B1 (en) Bus master switching unit
JP2728066B2 (ja) ユニット切替装置
JPH02137440A (ja) 二重化シリアルループシステム
US4254401A (en) Local device in a control information transfer system
JP3141472B2 (ja) 切替制御方式
JP2518517B2 (ja) 通信バス監視装置
JPS6027256A (ja) パケツト交換機の切替方式
KR100197439B1 (ko) 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치
SU849219A1 (ru) Система обработки данных
JPH09212388A (ja) Cpuの動作監視方法
JPS589978B2 (ja) 計算機網構成方式
JP2553524B2 (ja) 分散制御型電子交換機の冗長構成プロセッサのバス結合構造
JP2511542B2 (ja) 情報処理システム
JP3127939B2 (ja) イベント情報伝送装置
JPH0414339A (ja) 端末装置
JPS62192846A (ja) バス切替え制御方式
JPS6175462A (ja) 複数モジユ−ル二重系システムの系切替方式
JPS63298656A (ja) 二重化された入出力制御装置
JPS6253038A (ja) デ−タ伝送装置の二重化システム
JP2002044059A (ja) 無線通信装置における冗長化ベースバンド部
JPS63182761A (ja) バス診断方式
JPH11275063A (ja) デジタル伝送装置
JPH0563602A (ja) 回線切替装置
JPH05250200A (ja) バス交絡回路
JPH036147A (ja) 二重化伝送装置の応答方法