JPH02128568A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JPH02128568A JPH02128568A JP28225288A JP28225288A JPH02128568A JP H02128568 A JPH02128568 A JP H02128568A JP 28225288 A JP28225288 A JP 28225288A JP 28225288 A JP28225288 A JP 28225288A JP H02128568 A JPH02128568 A JP H02128568A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- relay
- stage
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000004913 activation Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、回線の着信に対して自動的に応答しデータ
伝送する通信装置に関するものである。
伝送する通信装置に関するものである。
［従来の技術］
従来のこの種の装置として第３図に示すものがあった。
同図において、（１）はコンデンサ（ｌａ）とリレー（
１ｂ）及びその常開接点（ＩＣ）よりなる着信検出回路
、（２）はｃｐｕ、 （３）はリレー（３ａ）とその常
開接点（３ｂ）よりなる閉結回路、（４）は伝送トラン
スを示し、これら構成を備える通信装置は次のようにし
て動作する。
１ｂ）及びその常開接点（ＩＣ）よりなる着信検出回路
、（２）はｃｐｕ、 （３）はリレー（３ａ）とその常
開接点（３ｂ）よりなる閉結回路、（４）は伝送トラン
スを示し、これら構成を備える通信装置は次のようにし
て動作する。
以下第４図のフローチャートに基いて動作を説明する。
先ず、回線に着信すると、コンデンサ（１ａ）を介して
リレー（１ｂ）が動作する（Ｓｌ）。これを接点（ｌｃ
）の閉成に基いてＣＰＬＩ （２）が検知すると、リレ
ー（３ａ）をオンしくＳｌ）、その接点（３ｂ）を閉じ
て回線を閉結する。その後、ｃｐｕ （２）は伝送トラ
ンス（４）を介して送信相手とデータ伝送等を行なった
後リレー（３ａ）をオフし、その接点（３ａ）を開き回
線を開放する（Ｓ３、Ｓ４）。
リレー（１ｂ）が動作する（Ｓｌ）。これを接点（ｌｃ
）の閉成に基いてＣＰＬＩ （２）が検知すると、リレ
ー（３ａ）をオンしくＳｌ）、その接点（３ｂ）を閉じ
て回線を閉結する。その後、ｃｐｕ （２）は伝送トラ
ンス（４）を介して送信相手とデータ伝送等を行なった
後リレー（３ａ）をオフし、その接点（３ａ）を開き回
線を開放する（Ｓ３、Ｓ４）。
［発明が解決しようとする課題］
従来の通信装置は以上のように構成されているので、同
じ回線に通信装置を複数台接続すると、その回線への着
信に対して全ての通信装置が回線を閉結してしまい正常
なデータ通信が行なえないことになる。すなわち、同一
の回線に複数の通報装置を接続することはできなかった
。
じ回線に通信装置を複数台接続すると、その回線への着
信に対して全ての通信装置が回線を閉結してしまい正常
なデータ通信が行なえないことになる。すなわち、同一
の回線に複数の通報装置を接続することはできなかった
。
この発明は上記の如〈従来例における問題点を解消する
ためになされたもので、同一回線に複数の通信装置を接
続しても、各装置とも着信に対して、正常に応答及びデ
ータ伝送できる通信装置を提供することを目的とする。
ためになされたもので、同一回線に複数の通信装置を接
続しても、各装置とも着信に対して、正常に応答及びデ
ータ伝送できる通信装置を提供することを目的とする。
［課題を解決するための手段］
この発明に係る通信装置は、回線の着信を検出する着信
検出回路と、着信検出手段の作動を受け回線を閉結する
閉結回路と、データ伝送するデータ伝送回路とを備えた
通信装置において、データのアドレスを判定するアドレ
ス判定手段と、アドレス判定手段の出力に応じた次段装
置を選択するアドレス出力回路と、次段装置が発する応
答中出力を検出する応答検出回路と、応答検出回路の動
作中、回線を次段装置に接続する接続回路と、これらを
制御するＣＰＵとを備えたものである。
検出回路と、着信検出手段の作動を受け回線を閉結する
閉結回路と、データ伝送するデータ伝送回路とを備えた
通信装置において、データのアドレスを判定するアドレ
ス判定手段と、アドレス判定手段の出力に応じた次段装
置を選択するアドレス出力回路と、次段装置が発する応
答中出力を検出する応答検出回路と、応答検出回路の動
作中、回線を次段装置に接続する接続回路と、これらを
制御するＣＰＵとを備えたものである。
［作用］
この発明における通信装置は、受信データのアドレスが
アドレス判定手段により判定され、アドレス出力回路に
よりそのアドレスに応じた所定の次段装置との間が選択
接続されると共に、次段装置と送信装置間でデータ伝送
が行われる。
アドレス判定手段により判定され、アドレス出力回路に
よりそのアドレスに応じた所定の次段装置との間が選択
接続されると共に、次段装置と送信装置間でデータ伝送
が行われる。
［実施例］
以下、この発明の一実施例を第３図と同一部分は同一符
号を付して示す第１図に基づいて説明する。Ｓ１図にお
いて、ＣＰＵ （２）内には、伝送データのアドレスを
判定するアドレス判定手段（２ａ）が設けられ、判定さ
れたアドレスに応じた次段装置へ接続させるべくアドレ
ス出力回路（５）を動作させるようになっている。ここ
で、アドレス出力回路（５）は、リレー（５ａ）、
（５ｃ）と接点（５ｂ）、 （５ａ）を有し、リレー
（５ａ）がオンの時第１通信装置を選択し、またリレー
（５ｃ）がオンの時第２通信装置を選択接続するように
なされている。また、（６）はＯＲ接続された各次段通
信装置からの応答出力を検出するためのリレー（６ａ）
と接点（６ｂ）を有する応答検出回路、（７）はリレー
（７ａ）と接点（７ｂ）を有する接続回路で、リレー（
７ａ）がオンすることにより電話回線を次段装置に接続
するようになっている。
号を付して示す第１図に基づいて説明する。Ｓ１図にお
いて、ＣＰＵ （２）内には、伝送データのアドレスを
判定するアドレス判定手段（２ａ）が設けられ、判定さ
れたアドレスに応じた次段装置へ接続させるべくアドレ
ス出力回路（５）を動作させるようになっている。ここ
で、アドレス出力回路（５）は、リレー（５ａ）、
（５ｃ）と接点（５ｂ）、 （５ａ）を有し、リレー
（５ａ）がオンの時第１通信装置を選択し、またリレー
（５ｃ）がオンの時第２通信装置を選択接続するように
なされている。また、（６）はＯＲ接続された各次段通
信装置からの応答出力を検出するためのリレー（６ａ）
と接点（６ｂ）を有する応答検出回路、（７）はリレー
（７ａ）と接点（７ｂ）を有する接続回路で、リレー（
７ａ）がオンすることにより電話回線を次段装置に接続
するようになっている。
上記実施例の動作を第２図に基いて説明する。
回線に着信すると、従来例と同様にして、リレー（３ａ
）をオンした後送信装置との間でデータ伝送を行う （
Ｓｌ−５３）。このとき、送信装置が要求する通信装置
のアドレス（通信装置番号）を受信してチエツクする（
Ｓ４）。この受信アドレスが自己番号、例えば「０」の
場合は再度データ伝送を行ない、その後、リレー（３ａ
）をオフし通信は完了する（Ｓ６）。他方、受信アドレ
スが次段装置のアドレス、例えば「１」の場合、ＣＰＵ
（２） はアドレス出力回路（５）に出力し、リレー（
５ａ）をオン、リレー（５Ｃ）をオフさせ、リレー（５
ａ）の接点（５ｂ）につながる第１の次段通信装置にア
ドレス信号を送る（Ｓ７）。この信号を受けて第１次段
通信装置は応答出力を発し、応答検出回路（６）のリレ
ー（６ａ）を駆動させる。ＣＰＩＩ （２）は接点（６
ｂ）の入力を受けて（Ｓ８）、リレー（７ａ）をオンさ
せ（Ｓ９）、続いてリレー（３ａ）をオフする（５１０
）。接点（７ａ）がオンし、接点（３ａ）がオフする為
電話回線は上記第１の次段通信装置と接続されることに
なる。上記第１の次段通信装置は送信装置との間のデー
タ伝送が完了すると、応答出力をオフする為（Ｓ１１）
、応答検出回路（６）はオフし、これを受けてＣＰＵ
（２）はリレー（７ａ）をオフし、回線を開放する（
ｓｔ２）・。
）をオンした後送信装置との間でデータ伝送を行う （
Ｓｌ−５３）。このとき、送信装置が要求する通信装置
のアドレス（通信装置番号）を受信してチエツクする（
Ｓ４）。この受信アドレスが自己番号、例えば「０」の
場合は再度データ伝送を行ない、その後、リレー（３ａ
）をオフし通信は完了する（Ｓ６）。他方、受信アドレ
スが次段装置のアドレス、例えば「１」の場合、ＣＰＵ
（２） はアドレス出力回路（５）に出力し、リレー（
５ａ）をオン、リレー（５Ｃ）をオフさせ、リレー（５
ａ）の接点（５ｂ）につながる第１の次段通信装置にア
ドレス信号を送る（Ｓ７）。この信号を受けて第１次段
通信装置は応答出力を発し、応答検出回路（６）のリレ
ー（６ａ）を駆動させる。ＣＰＩＩ （２）は接点（６
ｂ）の入力を受けて（Ｓ８）、リレー（７ａ）をオンさ
せ（Ｓ９）、続いてリレー（３ａ）をオフする（５１０
）。接点（７ａ）がオンし、接点（３ａ）がオフする為
電話回線は上記第１の次段通信装置と接続されることに
なる。上記第１の次段通信装置は送信装置との間のデー
タ伝送が完了すると、応答出力をオフする為（Ｓ１１）
、応答検出回路（６）はオフし、これを受けてＣＰＵ
（２）はリレー（７ａ）をオフし、回線を開放する（
ｓｔ２）・。
なお、上記実施例は通信装置２台の場合の説明を行なっ
たが、３台以上の場合も同様なフローで実現できる。ま
た、アドレス出力はバイナリ−出力、シリアル出力でも
良い。
たが、３台以上の場合も同様なフローで実現できる。ま
た、アドレス出力はバイナリ−出力、シリアル出力でも
良い。
（発明の効果）
以上のようにこの発明によれば、アドレスの判定に基づ
いて次段通信装置への接続を判定するようにしたので、
複数の通信装置を１つの回線に接続可能となり、しかも
送信装置からの発信に対して所望の通信装置の選択接続
が可能となり回線維持費の低減が図れると共に、各通信
装置は同一回路で構成される為、装置の品種の統一化が
図れる。
いて次段通信装置への接続を判定するようにしたので、
複数の通信装置を１つの回線に接続可能となり、しかも
送信装置からの発信に対して所望の通信装置の選択接続
が可能となり回線維持費の低減が図れると共に、各通信
装置は同一回路で構成される為、装置の品種の統一化が
図れる。
第１図はこの発明の一実施例を示す構成図、第２図はそ
の動作フローチャート、第３図と第４図はそれぞれ第１
図と第２図に対応する従来の構成図と動作フローチャー
トである。 （１）は着信検出回路、（２）はｃｐ口、（２ａ）はア
ドレス判定手段、（３）は閉結回路、（４）はデータ伝
送回路（伝送トランス）、（５）はアドレス出力回路、
（６）は応答検出回路、（７）は接続回路である。 なお、図中同一符号は同一または相当部分を示す。
の動作フローチャート、第３図と第４図はそれぞれ第１
図と第２図に対応する従来の構成図と動作フローチャー
トである。 （１）は着信検出回路、（２）はｃｐ口、（２ａ）はア
ドレス判定手段、（３）は閉結回路、（４）はデータ伝
送回路（伝送トランス）、（５）はアドレス出力回路、
（６）は応答検出回路、（７）は接続回路である。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 回線の着信を検出する着信検出回路と、着信検出手段の
作動を受け回線を閉結する閉結回路と、データ伝送する
データ伝送回路とを備えた通信装置において、データの
アドレスを判定するアドレス判定手段と、アドレス判定
手段の出力に応じた次段装置を選択するアドレス出力回
路と、次段装置が発する応答中出力を検出する応答検出
回路と、応答検出回路の動作中、回線を次段装置に接続
する接続回路と、これらを制御するＣＰＵとを備えたこ
とを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28225288A JPH02128568A (ja) | 1988-11-08 | 1988-11-08 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28225288A JPH02128568A (ja) | 1988-11-08 | 1988-11-08 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02128568A true JPH02128568A (ja) | 1990-05-16 |
Family
ID=17650029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28225288A Pending JPH02128568A (ja) | 1988-11-08 | 1988-11-08 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02128568A (ja) |
-
1988
- 1988-11-08 JP JP28225288A patent/JPH02128568A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6167262A (en) | Communication apparatus | |
| JPH02128568A (ja) | 通信装置 | |
| US6356583B1 (en) | Device and method for controlling the baud rate between a portable telephone and an external device | |
| JPH04183161A (ja) | ファクシミリ装置 | |
| JP2895878B2 (ja) | モデム装置 | |
| JPS60259046A (ja) | 自動着信制御方式 | |
| JP2795373B2 (ja) | 通信装置とその回線接続方法 | |
| JPH04115651A (ja) | リモートメインテナンスのプロテクション方式 | |
| JPH0563802A (ja) | 交換機の二重化装置 | |
| JPH01288132A (ja) | 通信装置 | |
| JPS62114354A (ja) | 宅内制御装置 | |
| JPS6220459A (ja) | スタンドアロン移行制御方式 | |
| JPS626572A (ja) | 回線接続方式 | |
| JPH0738655B2 (ja) | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 | |
| JPS625753A (ja) | モデム | |
| JPS6310948A (ja) | ホ−ムバスシステム用電話機アダプタ | |
| JPH04205156A (ja) | 通信制御装置 | |
| JPH04192938A (ja) | 遠隔監視制御システム | |
| JPH0453337A (ja) | 通信装置 | |
| JPH0698019A (ja) | フックフラッシュ検出方式 | |
| JPH03236655A (ja) | 回線切換装置 | |
| JPH03165165A (ja) | 通信装置 | |
| JPH04150465A (ja) | ファクシミリ装置 | |
| JPH01146496A (ja) | 接続制御システム | |
| JPH03262371A (ja) | ダイアルバックアップ方式 |