JPH02127095A - 電子回路を具える装置 - Google Patents

電子回路を具える装置

Info

Publication number
JPH02127095A
JPH02127095A JP1235887A JP23588789A JPH02127095A JP H02127095 A JPH02127095 A JP H02127095A JP 1235887 A JP1235887 A JP 1235887A JP 23588789 A JP23588789 A JP 23588789A JP H02127095 A JPH02127095 A JP H02127095A
Authority
JP
Japan
Prior art keywords
resin
layer
electronic circuit
conductive
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1235887A
Other languages
English (en)
Other versions
JP2744923B2 (ja
Inventor
Lucien Amiot
リュシアン　アミオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02127095A publication Critical patent/JPH02127095A/ja
Application granted granted Critical
Publication of JP2744923B2 publication Critical patent/JP2744923B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、軟質支持体の上にそれと一体部分を形成する
ように装着した電子回路を具える装置であって、前記支
持体が少なくとも１つの導電トラックを有しており、該
導電トラックに前記電子回路の上側面を少なくとも１本
の導電ワイヤを介して接続し、前記電子回路の下側面を
導電性接着剤を用いて前記軟質支持体に接着すると共に
、前記導電ワイヤを少しも包まない樹脂によって前記電
子回路を包囲することによって前記一体のアセンブリを
形成し、前記装置の外側に保護ワニスを被着した電子回
路を具える装置に関するものである。
本発明は電子回路を内蔵する軟質カードにも関するもの
である。
〔従来の技術〕
斯種の実際の装置はプリント回路上に接着した超小形回
路と称される集積回路部品によって形成される。この装
置は軟質プラスチックカードに能動モジュールとして広
く用いられており、電子カードを形成するこのアセンブ
リはメモリカード及び／又はマイクロプロセッサカード
とも称されている。
〔発明が解決しようとする課題〕
斯様な電子カードの製造に際しては２つの主要な技術的
な問題に遭遇する。
第１の問題は、電子カードが使用中に必然的に曲ったり
、ねじれたりするために、支持カードへの装置の機械的
な保持の仕方にある。
この第１の技術的な問題を解決するために、装置及び基
板カードを特殊な設計とし、又これら２つの要素を合体
させるのに特殊な接着処理を行うことは既知である。こ
れは、前記樹脂を電子回路の少なくとも２つの対向する
側縁部に設けて、この樹脂が他の２つの側縁部に流れる
ようにし、又導電ワイヤは樹脂で包まれないように行わ
れる。
支持カードそのものには、その底部に樹脂充填個所を局
所的に設け、装置のプリント回路の縁部をカードハウジ
ングの縁部に接着することにより装置をカードに接着す
る際に上記樹脂充填個所が、この個所の底部と超小形回
路の上側部分との間に空所を形成するようにする。従っ
て、カードに装置を接着した後に前記ハウジング内に自
由空間が残存し、この空間内で導体ワイヤはそれらの端
部接点に何等悪影響を及ぼすことなく電子カードのたび
重なる変形に追従することができる。
第２の技術的な問題（これを解決することは本発明の目
的である）は電子カードに静電荷が形成されることにあ
り、静電荷は超小形回路、特にこの超小形回路がＭＯ５
技術で作られる場合に、この超小形回路の適切な機能及
びその構成をも損ねることになる。このような静電荷は
、例えばカードをユーザがポケットに入れたり、カード
を銀行の種々の電子装置や、カードと共働させる他のタ
イプの装置に通したりすることにより摩擦電気を発生す
る摩擦を生ぜしめるような種々の状況でプラスチック材
質のカードを使用することによって蓄積される。フラン
ス国特許明細書第２４８０００８号には、電子回路及び
それに接続する導体並びにそれらの接点端子にプラスチ
ック材料を被着した電子カードが開示されている。接点
端子間での静電的放電をなくすために、ファラデーケー
ジを形成するのに十分な量の等電位導体によって電子回
路を少なくとも部分的に包んでいる。このアセンブリに
は機械的に信頬できるものでないと云う欠点がある。そ
の理由は、このアセンブリは堅くて、特に回路から出て
いる導体に自由がないからである。
このアセンブリには、回路に電圧をかけた場合に、導体
間又は隣接する接点端子間に漏れ電流又は有害な短絡が
生じたりすることがあるために電気的な欠陥もある。静
電的放電の欠点をなくす他の既知の解決策は、プラスチ
ック材料製の支持カードに帯電防止表面処理を施す方法
である。これは−般に支持基板の外部表面に帯電防止液
を沈着させることにより行われている。この処理による
帯電防止特性は、メモリカードの様々な使用法からして
、カードの外側の帯電防止層が次第にはぎ取られること
を考慮すると問題となることを確めた。
さらに他の解決策はカード基板を構成するプラスチック
材シート全体を帯電防止化合物で処理する方法である。
しかし、この後者の場合には、熱間圧延によってカード
基板を得るための実際の処置を上述した処理と両立させ
ることができない。
本発明の目的は支持体上における超小形回路の機械的抵
抗の問題を解決することを目的とし、しかもカード収容
部内の導線に自由度を与えるようにする冒頭にて述べた
特殊な従来構造を利用して超小形回路の隣接する周辺部
を帯電防止処理することにある。
〔課題を解決するための手段〕
本発明は冒頭に述べた種類の装置において、前記導電性
接着剤、前記樹脂及び前記保護ワニスが数本量％又は数
容量％の帯電防止剤を含有することを特徴とする。
超小形回路の表面全体又はその一部の上に静電気が形成
されないようにしてから、この超小形回路を冒頭にて述
べた方法で支持カードに接続することができる。
本発明による電子カードの好適例では、このカードの収
容部の壁部に帯電防止層を設けると共に前述したような
帯電防止剤で処理した装置を前記収容部内に接着する。
〔実施例〕
以下実施例につき図面を参照して説明するに、第１ａ及
び第１ｂ図に従って電子回路、例えば半導体ベレット１
を導電層２、この例では銅薄板ＣｕＯ上に導体として接
着するのであるが、銅薄板には絶縁層、この場合にはポ
リエステルフィルム３に面する側に電着によってＮｉ層
を被着し、その後Ａｕ層を被着する。絶縁層３及び導電
Ｍ２は軟質支持体を形成する。導電性の接着層４は少な
くともＡｇを含有しているエポキシ樹脂とすることがで
きる。
この接着層４はペレット１の基板の下側面に接着する。
導電Ｎ２には開口部２１をあけ、これらの開口部により
導電層を様々な領域２２に電気的に分離させて、電気プ
ラグを絶縁し得るようにする。フィードスルー孔３１は
ペレット１の上側面と導電層２おける対応する領域２２
との間にて接続ワイヤ５を超音波溶接により所定位置に
固定させることのできるように絶縁層３に貫通させる。
なお、ペレット１を接着する金属領域は領域２２のまわ
りに延在させて、外部の静電的放電から導電領域２２を
既知の方法で保護する保護リング２３を形成するように
する。
このようにする例については１９８５年４月１２日付は
出願のフランス国特許明細書ＰＲ２５８０４１６号によ
り一層詳細に記載されている。
重合性樹脂６、例えば半導体ペレット１の２つの対向す
る縁部に沿う６１にて示す個所にエポキシ樹脂を配置す
る。この樹脂は、それを重合化することなく軟化するの
に十分な高い温度レベルにした後に、その樹脂がペレッ
ト１の２つの他の対向する側部と絶縁層３の隣接する縁
部との間のチャネル１１の全長にわたり流れて、導電性
接着剤の縁部領域４１と一体となる２つの樹脂領域６２
を形成するように配合する。斯かる樹脂のチャネル領域
１１への流れ込みにより、チャネル１１の側面の輪郭形
状が漸増し、これにより接着面が大きくなり、又使用中
に機械的な破損を助長することになるチャネル部分のい
ずれの破損をも防止する。さらに、図示の例では領域１
１を導電ワイヤ５の下側に位置させるため、これらのワ
イヤは樹脂６によって包まれることはない。さらに又、
樹脂領域６１及び６２はペレット１の上側面上に垂直方
向に突出せず、カードの収容部内への最終装着時にこれ
らの樹脂領域がじゃまになることはない。なお、ペレッ
ト１の２つづつの対向する側部にて樹脂領域６１をそれ
ぞれ流し、これら４つの領域が一体とならないようにす
ることもできる。このようにしても機械的観点からする
と、ペレット１の接着力は第１図に示した例とほぼ同じ
であり、ここで最も重要なことは、重合性樹脂が半導体
ペレット１の隅部を包むようにすると云うことにある。
半導体ペレット１の下側面に導電性の接着層４を用いる
と共にこのペレットの側面に重合性樹脂を用いることに
よって、ペレットの下側面と導電層２との間の電気的接
触を一層改善することができる。実際には金属粒子、こ
の場合にはＡｇを極めて高度に添加し、機械的パーホー
マンスは本質的に低下するも、接着作用の大部分を重合
性樹脂により行わせる樹脂を利用することができる。
第１図に示す装置の最終製造段では、装置の上側表面及
び導電ワイヤを含む全体に保護ワニス層７を被着する。
本発明によれば、電子回路を構成するペレット１をこの
ペレット１とそれに隣接する周囲の部分との間に高い電
位差を生せしめる静電的放電から保護するために、ペレ
ットの種々の面を囲む物質、即ちペレットの内側面及び
その側縁部における導電性の接着層や、側縁部における
重合性樹脂６や、上側部分及び場合によっては側縁部の
一部並びに導電ワイヤのまわりのワニス層に少量の帯電
防止剤を添加する。液状の帯電防止剤を５〜７容量％の
割合で用いるのが好適であり、この帯電防止剤は上述し
た種々の物質に従って変えることができ、この帯電防止
剤は、これらの物質に対する他の所望な機械的及び電気
的特性を変えないようにそれらの物質中に添加させる。
関連する種々の物質に適した帯電防止剤については技術
文献に記載されており、例えば、導電性の接着層４には
銀含有接着剤を用い、重合性樹脂６には帯電防止剤８９
０又は３５５（商品名）を用い、保護ワニス層７には帯
電防止剤力タホルト（ＫＡＴＡＦＯＲＴ）　６８０　（
商品名）を７容量％の割合で添加したプロジベン（ＰＲ
ＯＧＹＶＥＮ）なる商標名にて市販されているものを用
いることができる。
第２図に示すように、装置、ここでは第１ａ及び第１ｂ
図に示した装置をカットした後にひっくり返して、８２
の個所ではペレット１の上側面により、又８３の個所で
は絶縁層３の上側面により収容部８１の周辺条溝８４内
に接着する。８２で示す位置での接着はポリウレタン樹
脂層によって行なうことができ、又８３で示す個所では
前述したフランス国特許出願ＦＲ２５８０４１６に記載
されている技術により両面接着テープ９を用いて接着す
ることができる。この場合には可剥性の接着層９１を保
護ワニス層７に対するマスクとして用いる。
カード支持体８はポリ塩化ビニル（ＰＶＣ）　、ポリカ
ーボネート又は他のタイプの軟質プラスチック材料で作
ることができる。カード支持体を帯電防止物質で処理す
ることはできず、カードの収容部内への装置の装着は前
述したようにして行なう。
本発明の好適例では、収容部８１の内部に装置を接着す
る前に、この収容部の壁部に帯電防止用の内張り被膜を
蒸着する。
８２で示す個所のポリウレタン樹脂層にもそれに適った
帯電防止化合物を含めることができる。
このようにすることにより、プラスチックカードの支持
体に発生する静電荷に対して電子回路を保護する第２の
遮蔽体が得られる。
本発明は上述した例のみに限定されるものでなく、軟！
電子カードに装着するのに好適なペレットの如き、軟質
支持体にペレットを固着させる必要のあるあらゆる場合
に適用することができる。
本発明によれば、回路の感度に応じて６ＫＶ〜１５ＫＶ
の範囲内で変化し得る静電荷に耐える装置を得ることが
できる。
【図面の簡単な説明】
第１ａ図は本発明による装置の一例を示す底面図；第１
ｂ図は第１ａ図のＡ−Ａ’綿線上の拡大断面図；第２図
は本発明による装置をカード支持体の収容部内に挿入し
て、電子カードを構成したアセンブリを示す拡大断面図
である。 １・・・半導体ベレット（電子回路） ２・・・導電９層　　　　　３・・・絶縁層（２，３）
・・・軟質支持体 ４・・・導電性接着剤　　５・・・導電ワイヤ６・・・
重合性樹脂　　　７・・・保護ワニス層８・・・カード
支持体　　９・・・両面接着テープ１１・・・チャネル
領域　　２１・・・開口部２２・・・導電領域　　　　
２３・・・保護リング３１・・・フィードスルー孔 ４１・・・導電性接着剤の縁部領域 ６１、６２・・・樹脂領域　　８１・・・収容部８２・
・・ポリウレタン樹脂層 ８４・・・周辺条溝

Claims (4)

    【特許請求の範囲】
  1. １．軟質支持体の上にそれと一体部分を形成するように
    装着した電子回路を具える装置であって、前記支持体が
    少なくとも１つの導電トラックを有しており、該導電ト
    ラックに前記電子回路の上側面を少なくとも１本の導電
    ワイヤを介して接続し、前記電子回路の下側面を導電性
    接着剤を用いて前記軟質支持体に接着すると共に、前記
    導電ワイヤを少しも包まない樹脂によって前記電子回路
    を包囲することによって前記一体のアセンブリを形成し
    、前記装置の外側に保護ワニスを被着した電子回路を具
    える装置において、前記導電性接着剤、前記樹脂及び前
    記保護ワニスが数重量％又は数容量％の帯電防止剤を含
    有することを特徴とする電子回路を具える装置。
  2. ２．前記帯電防止剤を液状のものとし、これを前記導電
    性接着剤、前記樹脂及び前記保護ワニスに５〜７容量％
    の割合で添加したことを特徴とする請求項１に記載の装
    置。
  3. ３．前記導電性接着剤を銀含有接着剤とし、帯電防止剤
    Ｈ９０又は３５３を前記重合性樹脂に添加し、且つ帯電
    防止剤ＫＡＴＡＦＯＲＴ８０の７容量％の量を前記保護
    ワニスに添加したことを特徴とする請求項１に記載の装
    置。
  4. ４．収容部を含む軟質カードにおいて、前記収容部の壁
    部に帯電防止化合物層を内張りし、前記請求項１〜３の
    いずれかに記載の装置を前記収容部内に接着したことを
    特徴とする軟質カード。
JP1235887A 1988-09-16 1989-09-13 電子回路を具える装置 Expired - Lifetime JP2744923B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8812103 1988-09-16
FR8812103A FR2636776A1 (fr) 1988-09-16 1988-09-16 Dispositif comportant un circuit electronique monte sur un support souple, protege contre les decharges d'electricite statique, et carte souple le comprenant

Publications (2)

Publication Number Publication Date
JPH02127095A true JPH02127095A (ja) 1990-05-15
JP2744923B2 JP2744923B2 (ja) 1998-04-28

Family

ID=9370071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1235887A Expired - Lifetime JP2744923B2 (ja) 1988-09-16 1989-09-13 電子回路を具える装置

Country Status (4)

Country Link
EP (1) EP0359328B1 (ja)
JP (1) JP2744923B2 (ja)
DE (1) DE68911441T2 (ja)
FR (1) FR2636776A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048962A (ja) * 2005-08-10 2007-02-22 Fujitsu Ltd 半導体装置の製造方法および半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3016884B2 (ja) * 1991-02-06 2000-03-06 ローム株式会社 サーマルヘッド
DE4224103A1 (de) * 1992-07-22 1994-01-27 Manfred Dr Ing Michalk Miniaturgehäuse mit elektronischen Bauelementen
GB2279611A (en) * 1993-07-02 1995-01-11 Gec Avery Ltd An integrated circuit or smart card.
DE19608513A1 (de) * 1996-03-05 1997-09-11 Siemens Ag Chipkarte mit ESD-Schutz
DE19614914A1 (de) * 1996-04-16 1997-10-23 Telesensomatic Gmbh Transponderanordnung und Verfahren zur Herstellung einer solchen Transponderanordnung
US20090079097A1 (en) 2007-09-25 2009-03-26 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4154344A (en) * 1976-11-09 1979-05-15 Minnesota Mining And Manufacturing Company Material for forming envelopes used to protect electronic components
US4301040A (en) * 1978-06-23 1981-11-17 Charleswater Products, Inc. Electrically conductive foam and method of preparation and use
FR2480008A1 (fr) * 1980-04-04 1981-10-09 Flonic Sa Perfectionnements aux cartes a memoire
JPS5785866A (en) * 1980-11-18 1982-05-28 Mitsubishi Metal Corp Antistatic transparent paint
FR2517165A1 (fr) * 1981-11-20 1983-05-27 Radiotechnique Compelec Procede pour munir d'un ecran un circuit electronique, et carte de paiement munie d'un ecran
FR2580416B1 (fr) * 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048962A (ja) * 2005-08-10 2007-02-22 Fujitsu Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
EP0359328A1 (fr) 1990-03-21
DE68911441T2 (de) 1994-06-16
DE68911441D1 (de) 1994-01-27
EP0359328B1 (fr) 1993-12-15
JP2744923B2 (ja) 1998-04-28
FR2636776A1 (fr) 1990-03-23

Similar Documents

Publication Publication Date Title
KR940003375B1 (ko) 반도체 장치 및 그 제조 방법
US5005106A (en) Multifunctional card having an electromagnetic wave protection
US5041319A (en) Static protective laminated material
RU2220476C2 (ru) Электронный компонент и применение содержащейся в нем защитной структуры
JPH02127095A (ja) 電子回路を具える装置
CN106470527A (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
KR100240916B1 (ko) 회로 기판 및 그 형성 방법
KR970025350A (ko) 반도체 장치
JPS59228743A (ja) Ｉｃカ−ド用ｉｃモジユ−ル
US5264726A (en) Chip-carrier
EP0347321B1 (fr) Carte à puce avec écran de protection
JPS62272599A (ja) 電子装置
RU2233476C2 (ru) Соединение микросхемы с подложкой
JPS59229400A (ja) Ｉｃカ−ド
JPH04311479A (ja) 回路の電子部品を放射線から保護する方法及び回路の電子部品の保護装置
JPS59161843A (ja) 半導体装置
KR100257404B1 (ko) 반도체 패키지 및 반도체 패키지의 입출력선 형성방법
JP4336407B2 (ja) 回路基板
CN112533351B (zh) 电路板及其制作方法
CA2021682C (en) Chip-carrier with alpha ray shield
KR100400672B1 (ko) 반도체패키지용 회로기판
JPS61166195A (ja) Ｉｃモジユ−ル
JP3404351B2 (ja) 半導体装置
JP2827950B2 (ja) 混成集積回路装置
JPH01290292A (ja) 封止剤の流出防止堰を有する導電回路基板