JPH0211040A - ループ状データ伝送システムの故障診断方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、親局と複数の子局を１本の伝送路にて、順に
ループ状に接続し、デジタル信号を親局から子局、子局
から子局、子局から親局ヘシリアル情報で転送するルー
プ状データ伝送システムの故障診断方法に関する。

従来の技術 近年、マイクロプロセッサ−の高度化につれて、産業用
自動機械などでは機能が高度化して、使用するセンサー
やアクチュエータの数が１００点を超えるものがめずら
しくない。また工場内で自動機械がライン化されると相
互の情報のやりとりや、ラインを制御するコンピュータ
と自動機械との情報交換も必ずといってよい程必要とな
る。このような設備内あるいは設備間の配線を減らすた
め、設備内のあちこちにリモー）Ｉｌｏと呼ばれる入出
力用の制御ユニットを子局として配置し、この子局ヘセ
ンサやアクチュエータへの配線および通信情報の信号線
を接続する一方で、総合的な制御を行うマイクロプロセ
ッサ−とつながる親局へわずか１本の同軸ケーブルまた
は光フアイバケーブルで接続し、情報をシリアル転送す
ることによυ省線化する方法が実用化の段階に入ってき
た。

第８図はそのリモートＩ１０からなるシステム図である
。１はセンサ、２は電磁バルブなどのアクチュエータ、
３は入カニニット、４は出カニニットで、３と４を以後
子局と呼ぶことにする。５はこれら子局すべてを制御す
るコントローラで、子局に対して親局と呼ばれている。

６は光ファイバまたは同軸ケーブル等の電線である。

第９図は、従来例における光ファイバを使用した子局の
概略構成図を示す。親局から制御情報をパルス列からな
るシリアル情報として子局へ転送する。シリアル情報の
伝送フォーマットは第１０図のように子局がシリアル情
報の先頭ビットを検出するためのスタートビット、制御
情報としてのアドレス部、データ部、及び信号の伝送エ
ラーの検出を行うためのパリティチェックビットからな
る。第９図に戻って、７は光ファイバ、８は光、電気変
換器、９は電気、光変換器である。入力信号は、第８図
のセンサ１へ、出力信号は、アクチュエータ２へ接続さ
れている。電気信号に変換されたシリアル受信信号ＲＣ
Ｖはすべて直列・並列変換と並列・直列変換ができるシ
フトレジスタ１４に一旦蓄えられる。１６は並列・直列
変換されたアドレス部の値とスイッチ１６により設定さ
れた子局のアドレスの値が一致しているかどうかを検出
する回路である。シフトレジスタ１４に一旦蓄えられた
後、アドレス一致検呂回路１５でこの子局がアクセスさ
れていることを検知すると、出力ラッチ１７でシフトレ
ジスタ１４の出力データ１１の記憶を行う。そしてシフ
トレジスタ１４内に一旦蓄えられたシリアル情報のデー
タ部は入力信号が入力データ１３に置き換えられ、再び
並列・直列変換して送信信号ＳＮＤとして送信する。ま
たアドレスが一致してない時は、そのまま並列・直列変
換して送信する。１８は上記のような手順で制御するた
めのタイミングパルヌ発生回路である。

このような構成により、第８図の親局から伝送されたシ
リアル情報が、順次子局から子局へと伝送されてゆき、
子局の設定アドレスと一致する場合のみ、その子局の入
力データは光ファイバにシリアル情報とし送出され、親
局へ戻ってゆく。親局は戻ってきたシリアル情報のアド
レス部とデータ部を解読する。

一方、２２はシリアル情報の伝送エラーを検出するため
の伝送エラー検出回路で、シリアル情報の中のアドレス
部及びデータ部「１」となっているビット数の総和が奇
数か偶数かを検出し、あらかじめ定められたパリティエ
ラーが発生していれば伝送エラー信号を発生する。２３
はゲート回路で、前記伝送エラーが発生すると出力ラッ
チ１７へのラッチパルヌの出力が停止され、出力信号は
前の状態が保持される。伝送エラーを検知した場合、子
局はその次の子局に対して受信したエラーのある信号を
そのまま送信する。したがって、親局においても、多数
の子局を経由して帰ってきた信号を前記伝送エラー検出
回路２２と同じ回路を内蔵して、チェックすることでこ
のループ内で伝送エラーが発生したことを検知できる。

伝送エラーの発生原因は子局の電気回路に対する強いノ
イズや光フアイバーケープμの配線状態や光コネクタの
接合部の不適切等によって子局の入力信号レベルが適正
範囲内に入ってないことが主である。

発明が解決しようとする課題 しかしながら、上記のような構成において、親局が帰っ
てきた信号をチェックして伝送エラーを発見した場合、
伝送エラーが発生しゃすい条件としての受光量のレベル
が任意の子局でどのような状態にあるかのチェックや、
配線状態の見直しを行うべきである。

また特定の子局において伝送エラーの発生頻度が高いの
であれば、外来ノイズが多いと想定し、その子局の周囲
のノイズ発生源を調査し、そのノイズ対策を施して、ル
ープの信頼性を向上するべきであるが、親局がどの子局
で伝送エラーを検出したか発見することができない。

本発明は上記問題点に鑑み、子局が自ら発見した伝送エ
ラーを計数して記憶しておき、その値を親局が読出すこ
とができるようにし、また、親局が、これらを判断して
、どの子局において伝送エラーが発生しやすくなってい
るか等の故障診断をすることができるようにしたもので
ある。また子局にも伝送エラー発見回数の表示回路を設
けて子局のみでも上記の判断ができるようにしている。

課題を解決するための手段 上記問題点を解決するため、本発明は、１台の親局と複
数の子局が一本の伝送路にて順にループ状に接続され、
シリアル情報を送受信し、解読するループ状データ伝送
システムにおいて、シリアル情報を、スタートビット、
子局のアドレス部、データ部、及び情報全体の伝送エラ
ーの有無を判断するだめのチェックコード部で構成し請
求項１記載の発明においては、子局においてシリアル情
報の内容をチェックし伝送エラーを検出してその発見回
数を計数し、且つその計数値を表示すると共に、親局か
ら特定のシリアル情報を送信することにより前記伝送エ
ラー計数値をゼロにするように構成したものである。

請求項２記載の発明においては、上記シリアル情報の中
にスタートビット、アドレス部、データ部、チェックコ
ード部に加えて、モード部を設けて、子局において伝送
エラーを検出してその伝送エラーの発見回数を計数し、
親局からのシリアル情報のモード部の内容があらかじめ
決めておいた伝送エラー回数読取命令と同じであるとき
子局は前記シリアル情報のデータ部を前記伝送エラーの
発見回数の計数値に書換えて送信することにより、親局
が任意の子局に対して伝送エラーがどのくらいの頻度で
発生しているかをチェックできるようにしたものである
。さらに、前記シリアル情報のモード部の内容があらか
じめ決めておいた伝送エラー回数クリア命令と同じであ
るとき、子局は前記伝送エラー計数値をゼロにすること
ができるようにしている。

そして、上記伝送エラーの計数値を親局が一定の周期で
チェックするようにして、各子局の伝送エラーの計数値
を読取り、隣合せの子局の伝送エラーの発見回数計数値
の差を算出し、その差を任意の子局それぞれが発生した
伝送エラー発生回数と定義し伝送エラー回数があらかじ
め、予想される頻度より多いとき、警報を発してその子
局の番号を表示するものである。

作　　用 請求項１記載の発明では、それぞれの子局がシリアル情
報の内容をチェックしてエラーを発見し、エラーの発見
回数を計数記憶し表示しているので、その計数値の多い
子局を見つけることが容易であるから伝送エラーの要因
となるノイズや光ファイバーの配線不良のある子局が容
易に発見できる。

したがってそれらの対策や修復が短期間に可能となる他
、ループ内全子局の伝送エラーの発生頻度がわかるため
、情報伝送システムとしての信頼性も評価できる。

請求項２記載の発明では、シリアル情報の中に、モード
部を設け、任意の子局に対して一般のデータの伝送の他
に、上記伝送エラーの発見回数を親局が入力できるよう
にしており、さらに隣合う子局の伝送エラー発見回数の
差を算出してすべての子局の伝送エラー発生回数を親局
で集中監視することができるため、わざわざ各子局のと
ころまで行かなくても良くなり、さらにノイズ、光ファ
イバーの配線不良等の保守やシステムの信頼性評価が容
易になる。

実施例 以下本発明の第１実施例のループ状データ伝送装置につ
いて、第１図〜第６図を参照しながら説明する。

第１図において、７は光ファイバー、８は光・電気変換
器、９は電気・光電変換器、ＲＣＶはデジタル信号に整
形された受信信号、１５はアドレス−数構出回路、１６
はアドレス設定スイッチ、１７は出力ラッチ回路、ＳＮ
Ｄは送信信号、２゜は入力インターフェイス回路、２１
は出力インターフェイス回路である。２２は伝送エラー
の検出回路で、従来例と同様の機能をもちエラー発生時
にＥＲＲ信号を出力する。本実施例ではパリティビット
により伝送エラーを検出している。２４はモード判定回
路で、第２図のようにモード部の情報を判断して、モー
ド出方とじてＩＮ、ＯＵＴ。

ＣＩＮ、ＣＲ３，ＬＩＮ信号を出力する。２６゜２６．
２７．２８．２９はＡ　Ｎ　Ｄゲート回路、３６はイン
バータ回路、３０はＯＲゲート回路を示す。

上記入力インターフェイヌ回路２ｏは、ＩＮ信号がＯＮ
時のみ入力信号が出力側に出てくるバッファ回路を内蔵
している。３１はシフトレジメタ回路で、ＬＤ１信号に
より入力インターフェイス回路２０の情報エフ−工。ま
たは下記の伝送エラー計数回路の出力０７〜Ｃ０の並列
情報をロードすることができ、かつシフトパルス人力Ｓ
ＦＴ信号のタイミングでＲＣＶ信号を直列入力すること
もできる。

同時にＳＦＴ信号によシ、順次最上位ピッ）（ＭＳＢ）
から出力される。シフトレジスタ３１のＭＳＢの出力は
ＡＮＤゲート回路２９を介してＳＮＤ信号となる。３２
は上記シフトレジスタ３１、出力ラッチ回路１７等のタ
イミングを制御するタイミング制御回路である。３３は
、伝送エラー検出回路で検出した伝送エラー信号ＥＲＲ
の発生回数を計数する伝送エラー計数回路で、出力バッ
フ１回路を内蔵し、ＣＩＮ信号が「１」の時のみ、その
内容を出力する。前記ＥＲＲ信号を計数するパ〜ヌ信号
ＬＤ２によりカウントアツプし、計数回路クリアのため
のバμヌ信号ＬＤ３．で０になる。なお、＋ｖｃｏは入
力論理が「１」であることを示す。

３４は、伝送エラー計数回路の内容を数表示する表示器
である。３６は入力データのパリティ発生回路で、シフ
トレジスタ３１の入力信号工０〜Ｉ７及ヒアトＬ／スン
〜Ａ３．モード’Ｏ〜’Ｉ’ｔべてのパリティビットを
発生させる。その出力信号ＩＰはパリティビットとして
シフトレジスタ３１の最下位ビットとなる。このように
して以下に述べる伝送フォーマットのパリティビットの
生成規則に合致させる。

第２図の伝送フォーマットのパリティビットについて説
明すると、親局が送信する時、その内容を、スタートビ
ットを除く、モード部、アドレス部、データ部すべての
パリティをとって本実施例では奇数時「１」とする）、
パリティビットにセットする。

伝送エラー検出回路２２は、上記規則にはずれたシリア
ル情報を受信すると、伝送エラー信号ＥＲＲを出力する
。したがって、もし親局から順次送信されるシリアル情
報の内容にエラーがあれば、全子局の伝送エラー計数回
路３３の内容に「１」が加算される。また、ある子局で
ノイズ等で伝送エラーのシリアル情報が生成されると、
その情報がそのまま下流に伝送されるのでその子局から
下流の子局すべての伝送エラー計数回路３３の内容０に
「１」が加算される。

第３図は本実施例のタイミング図であり、２つのシリア
ル情報の伝送を表わしており、前半分はモード部が「１
ｏ１」の状態で、伝送エラーの回数を親局が読み込む様
子を示し、後半分はモード部が「１１０」の状態でその
伝送エラーの計数回路３３をクリアする様子を示してい
る。図示していないがこのタイミング図の状態になるま
でに、モード部が「００１」や「ｏｌｏ」のシリアル情
報を何度も親局が出力して、子局の入力信号の入力ある
いは、出力を制御する中で、外部ノイズ等により、シリ
アル情報の内容が変化して既に何回かの伝送エラーを子
局が検知しているものとする。

かりに、子局のアドレスが「ｏｌｏｌ」で伝送エラー計
数回路の内容が「００ｏ１１０１ｏ」　即ち２６回であ
るとして以下動作を説明する。最初の伝送において、受
信信号（ＲＣＶ信号）のスタートビットの立上りでタイ
ミング制御回路３２が動作し、受信したシリアル情報と
同期したシフトパルス５ＦＴｉシリアル情報の全ピット
長針の１γ個順次出力する。１７個金工が出力完了した
時のシフトレジスタ３１の出力可〜への内容は「１０１
」となっているので、モード判定回路２４は、ＣＩＮ信
号のみ「１」にする。すると、伝送ミラー計数回路３３
の内容がシフトレジスタ３２の入力データとして有効と
なり、入力インターフェイス回路２ｏからの入力信号は
禁止される。２クロック分遅れて、シフトレジスタ３１
へのロードタイミングとなるＴ２信号がタイミング制御
回路３２より出力され、この時伝送エラーがなく、アド
レス部が一致しているのでアドレス−数構出回路の出力
ＡＥＱが「１」となる。そしてＡＮＤ回路２ｅの条件が
整い、シフトレジスタ３２の並列入力ロードパルス信号
ＬＤ１が出力される。すると前記計数回路３４の内容と
バリティビットエＰ　がシフトレジスタ３１へ転送され
る。送信信号（ＳＮＤ信号）は、前記ＳＦＴ信号のタイ
ミングで、前回シフトレジスタ３１に記憶された内容が
遂次出力されている。そして、次のシリアル情報を受信
すると、第３図のように伝送エラー計数回路３３の内容
がＳＮＤ信号ノｆ　−１；’部に前述「ｏｏｏｌｌｏｌ
ｏ」が反映される。

こうして、シフトレジスタ３１にセットされたシリアル
情報は、再び親局が、その子局あるいは他の子局の入出
力のアクセス金するたび隣りの子局へ移り、子局の数よ
り１回多くアクセスすると、親局へその情報が戻ってく
る。親局は、このシリアル情報のモード部及びデータ部
を入力して、アドレス「ｏｌｏｌ」　　の子局の伝送エ
ラーが２６回あったことを知る。

次に第３図の後半分のシリアル情報受信の場合の説明を
すると、同様にスタートビットの立上りでタイミング制
御回路が動作して、シフトパルスＳＦＴが１７個出力さ
れる。１７個金工が出力完了した時点では、シフトレジ
スタ３１のモード部”２〜’Ｏは「１００」となってい
るのでモード判定回路２４のＣＲ５信号のみ「１」とな
る。シフトパルスＳＦＴより１クロック分遅れて、タイ
ミング制御回路３２より、出力カセットタイミングとな
るＴ１信号が出力される。伝送エラーがない時にはＡＮ
Ｄゲート回路２８の入力条件が整って、伝送エラー検出
回路３３ヘクリア信号ＬＤ３が出力されて、伝送エラー
検出回路３３の内容はゼロ（＝　「ｏｏｏｏｏｏｏＯＪ
）　　となる。ただし伝送エラーがある時はゼロとなら
ないので親局は戻ってきたシリアル情報のエラーチェッ
クを行い、同じ信号を再送する。

上記のように、シリアル情報の中に、モード部を設け、
各子局に対して、六方、出方のモードの他に、伝送エラ
ー発見回数の入力と伝送エラー計数回路３３のクリアを
行うモードを設けた事により、親局が子局のアドレスを
指定して、伝送エラー発生頻度のチェックが可能となる
。

第４図は、本発明の親局の構成図を示す。第６図は、送
信の場合のタイミング図、第６図は受信の場合のタイミ
ング図である。

第４図において４０は第１図と全く同じ受信信号ＲＣＶ
の伝送エラー検出回路、４１はマイクロプロセッサ、４
２は入力タイミング制御回路で、受信信号ＲＣＶを受け
てマイクロプロセッサ４１への割込み１ＲＴ２とシフト
パルスＳ　Ｆ　Ｔ　ｉ出力する。４３はアドレステ゛コ
ード回路、４４はマイクロプロセッサ４１とのインター
フェイヌ回路としての入力パッフ１回路、４６は受信用
のシフトレジスタ、４６は送信用のシフトレジスタで並
列入力データをロードできるタイプのもの、４７は送信
信号ＳＮＤを発生するためのシフトパルヌ発生回路、４
８はインターバルタイマー回路で周期的に割込み１ＲＴ
１を発生する。タイマー周期は、前述の各子局の伝送エ
ラー回数と、受光レベル全チェックするタイミングとな
るものでめる。

４９〜６２はＡＮＤゲート回路、６３はバッファゲート
回路を示す。

第６図は１例としての親局が、モード部にｌ’−１０１
Ｊ、アドレス部に「ｏｌｏｌ」　　の送信信号ＳＮＤを
出力して、アドレス「０１０１」　　の子局の伝送エラ
ー回数をチェックしようとしているタイミング図でるる
。一定の周期ごとに、発生する割込み信号１ＲＴ１のタ
イミングでマイクロプロセッサ４１の子局の故障診断の
プログラムが起動する。プログラムの内容は、まず子局
の伝送エラーの回数をチェックするため、モード部「１
０１」、アドレス部１’−０１０１Ｊ　　、データ部と
して「ｏｏＯｏｏＯｏｏ」これらのパリティピットとし
てｒＯＪ　ｋ演算し、これらに対応するデータとして「
１０１０１０１０００００００００Ｊをデータバス、Ｄ
Ｂ１ｓ〜ＤＢｏヘセットスる。

次に書込み信号ＷＲ１を出力してこれらの内容を送信用
シフトレジスタ４６ヘラツチさせる。次に若干時間後、
シフトパルス発生回路４７への起動信号ＷＲ２を出力す
る。するとシフトパルヌ発生回路４７より、送信用のシ
フトレジスタ４６へ１８個のシフトパルスＳＰが出力さ
れる。順次上記内容がＭＳＢから出力され送信信号ＳＮ
Ｄとなる。

つづいて、上記信号がループ状の光ファイバーの伝送路
を経由して返ってきた場合を第４図と第６図によシ説明
する。受信信号ＲＣＶを受けると、入力タイミング制御
回路４２によシ、受信信号ＲＣＶと同期するシフトパル
スＳＦＴ信号が１７個出力されて、受信信号ＲＣＶは受
信用シフトレジスタ４５によってパラレルデータとなる
。１７番目のＳＦＴ信号と同タイミングで、マイクロプ
ロセッサ４１へ割込み１ＲＴ２が出力されるので、これ
を受けて、マイクロプロセッサ４１の受信プログラムが
起動する。プログラムの内容はまずＲＤ２信号を出力し
て受信信号ＲＣＶの内容を入力バッファ回路４４を介し
て読込む。つづいて伝送エラーの有無をチェックするた
め、ＲＤ２信号を出力して、ＥＲＲ信号を入力して「ｏ
」であればモード部とアドレス部を解読して対応した制
御や故障診断を行う。第６図の例ではモード部の内容が
「１ｏ１」であるから、アドレスが「ｏｌｏｌ」の子局
の伝送エラー回数がデータ部に反映されているので、１
−ｏｏｏｌｌｏｌｏＪ　（＝２６　）回であることを知
る。ＥＲＲ信号が「１」であれば再度第５図のシリア／
し情報を送信する。その時、マイクロプロセッサ４１の
内部のレジスタのひとつを親局の伝送エラー発見回数の
計数器として定義しておき、その内容を「１」加算して
おくことも必要である。

以上のようにして、親局が任意の子局の伝送エラーの回
数をチェックすることができる。

ところで、前述のように伝送エラーについては、伝送路
がループ状に連結されているため、ある子局で伝送エラ
ーが発生すると、その伝送エラーのシリアル情報は下流
の子局へその伝送エラーが含まれたままの状態で再現さ
れて送られる。したがって、ある子局で伝送エラーが発
生すると、それよシ下流の子局では必ず伝送エラー情報
の回数の計数を「１」加算される。そこで、親局は各子
局の個別の伝送エラーの発生回数を算出する時は、Ｎ番
目の子局の伝送エラー発見回数の計数値をＣＮ、Ｎ−１
番目の子局のそれｔＣＮ−１とすると、Ｎ番目の子局の
伝送エラー発生回数は（ＣＮ−ＣＮ−１）として計算で
きることになる。まｆ！：、第１番目の子局の伝送エラ
ー発見口数を０１　　とすれば、伝送エラーの発生値も
Ｃ１と同じであり、最終の子局の伝送エラー計数値をＣ
Ｌ　、ｉ局での伝送エラーの発見回数の計数値をＣＰＡ
　とすると、親局での伝送エラー発生回数は（ＯＬ　’
ＰＡ）となる。このようにして親局は全子局と自身で発
生した伝送エラ−回数を知り、その値があらかじめ予想
される頻度より多い時、図示してないが子局のアドレス
とともに警報を表示する。

ところで、第１図に戻って、伝送エラー計数回路３３を
クリアするためのパルヌ信号は、モード部をデコードし
て、その内容が「１１ｏ」の時に、子局のアドレス一致
信号ＡＥＱが出なくても出力される。したがって親局は
、ループ状に連結された全子局の伝送エラー計数回路３
３を１度の命令でクリアすることができる。

このような機能を持つ子局を従来の伝送フォーマットに
おいても、構成することができる。即ち、特定のアドレ
スたとえば「１１１１」　をループ内の子局に割当てな
いでおき、このアドレスを含むシリアル情報が伝送され
ると内部の伝送エラー計数回路３３をクリアするような
構成にするのである。

即ち、第７図に示す本発明の第２実施例のように、２つ
のアトＶ７．一致検出回路１５．５０を設けることによ
り第１図と同様な構成にて実現できる。

発明の効果 以上述べたように、請求項１記載の発明によれば、ルー
プ状のテ゛−タ伝送装置の各子局にシリアル情報の伝送
エラーの検出手段とその伝送エラーの発見回数の計数手
段とその計数値の表示手段とを設け、親局から特定のシ
リア／し情報を送ることにより前記計数値を一定周期で
リセットできるようにしたことにより、各子局ごとの伝
送エラーの発見頻度を知ることができるため、ループ状
のデータ伝送装置の子局の配線状態の良否やノイズの影
響をチェックすることができ、保守や信頼性のチェック
が容易となる。

請求項２記載の発明では、スタートビット、アドレス部
、データ部を有するシリアル情報の内容に加えてモード
部を設け、このモード部の内容を変えることにより、通
常の子局に対するデータの入出力の他に前記伝送エラー
発見回数の計数値を親局が読込む命令と前記の伝送エラ
ー発見回数の計数値をリセットする命令を追加したので
、請求項１記載の発明における子局に対し、全ての子局
の伝送エラー発見回数を親局が定期的に読込み、隣りあ
う子局の伝送エラー発見回数の計数値の差を算出し、そ
の値を下流側の子局の伝送エラー発生回数として各子局
ごとの伝送エラーの発生頻度をチェックできるため、伝
送エラーの発生を少なくするためのノイズ対策や、光フ
ァイバの配線工事等の不良箇所の的が絞υやすくなる他
、親局で一度に監視できるという利点がある。

【図面の簡単な説明】

第１図は本発明の第１実施例における子局の回路構成図
、第２図はシリアル情報の伝送フォーマットを表わす図
、第３図は子局のタイミング図、第４図は親局の回路構
成図、第６図は親局の送信の場合のタイミング図、第６
図は親局の受信の場合のタイミング図、第７図は本発明
の第２実施例における子局の回路構成図、第８図は従来
のＩＶ　−プ状データ伝送装置の構成図、第９図は従来
の子局の回路構成図、第１０図は従来の伝送フォーマッ
トを表わす図である。 １６・・・・・・アドレス−数構出回路、２２・・・・
・・伝送エラー検出回路、２４・・・・・・モード判定
回路、３１・・・・・・シフトレジヌタ、３２・・・・
・・タイミング制御回路、３３・・・・・・伝送エラー
計数回路、３４・・・・・・伝送エラー発見回数表示器
、３５・・・・・・パリティ発生回路、４０・・・・・
・伝送エラー検出回路、４１・・・−・・マイクロプロ
セッサ、４２・・・・・・入力タイミング制御回路、４
３・・・・・・アドレスデコード回路、４５・・・・・
・受信用シフトレジスタ、４６…・・・送信用シフトレ
ジスタ、４７・・・・・・シフトパルス発生回路、６０
・・・・・・伝送エラー計数回路クリアのだめのアドレ
ス−数構出回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第 図 第 図 第 図

Claims (2)

【特許請求の範囲】
1. （１）親局と複数の子局をひとつの伝送路で順にループ
   状に接続して、デジタル信号をシリアル情報で送受信す
   ることによりデータの入出力を行うループ状データ伝送
   システムにおいて、前記シリアル情報をヘッダ部と、特
   定の子局を指定するためのアドレス部と、シリアル情報
   全体の伝送エラーの有無を判断するためのチェックコー
   ド部とで構成し、前記各子局において前記シリアル情報
   をチェックして伝送エラーの有無を検出すると共に、そ
   の伝送エラーの発見回数を計数して記憶し、その計数値
   を表示する一方、前記シリアル情報が特定の内容である
   場合にのみ前記伝送エラーの計数値を０にして子局の故
   障を診断することを特徴とするループ状データ伝送シス
   テムの故障診断方法。
2. （２）親局と複数の子局をひとつの伝送路で順にループ
   状に接続して、デジタル信号をシリアル情報で送受信す
   ることによりデータの入出力を行うループ状データ伝送
   システムにおいて、前記シリアル情報をヘッダ部と、デ
   ータ部と、特定の子局を指定するためのアドレス部と、
   シリアル情報全体の伝送エラーの有無を判断するための
   チェックコード部と、モード部とで構成し、前記モード
   部の内容を、子局からのデータの入力を行う場合子局へ
   データの出力を行う場合、子局から上記伝送エラーの発
   見回数を入力する場合、子局に対し伝送エラーの発見回
   数をゼロにする場合の少なくとも４つに区別できるよう
   構成し、前記各子局において前記シリアル情報のコード
   チェックを行って伝送エラーの発見回数の計数し記憶す
   るとともに、前記シリアル情報のモード部の内容を解読
   してその内容が伝送エラー発見回数の入力の場合でアド
   レス部が子局のアドレスと一致するとき、前記発見回数
   をシリアル情報のデータ部に書換えるとともにチェック
   コード部も伝送エラーのない正しいフォーマットとなる
   ように生成し、前記モード部が発見回数をゼロにする場
   合にはその発見回数の内容をゼロにする手段を内蔵し、
   一方、親局においてモード部が発見回数をゼロにする内
   容のシリアル情報を送信後、あらかじめ設定した時間後
   にモード部が伝送エラー発見回数を入力する内容のシリ
   アル情報を各子局に送信し、受信したシリアル情報を解
   読してそれぞれの子局の伝送エラー発見回数の入力より
   得られるデータをもとに隣り合う子局の伝送エラー発見
   回数の差を算出し、伝送エラー発生回数の検出内容を表
   示して子局の故障を診断することを特徴とするループ状
   データ伝送システムの故障診断方法。