JPH0193157A - プラグイン型パッケージ - Google Patents
プラグイン型パッケージInfo
- Publication number
- JPH0193157A JPH0193157A JP25050487A JP25050487A JPH0193157A JP H0193157 A JPH0193157 A JP H0193157A JP 25050487 A JP25050487 A JP 25050487A JP 25050487 A JP25050487 A JP 25050487A JP H0193157 A JPH0193157 A JP H0193157A
- Authority
- JP
- Japan
- Prior art keywords
- package
- plug
- view
- cavity
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路のパッケージに関し、特に半
導体集積回路の製造工程においてつ工−ハ処理後にスク
ライブした半導体チップを収容しプリント配線基板に実
装する半導体集積回路のプラグイン型パッケージに関す
る。
導体集積回路の製造工程においてつ工−ハ処理後にスク
ライブした半導体チップを収容しプリント配線基板に実
装する半導体集積回路のプラグイン型パッケージに関す
る。
従来のプラグインタイブのセラミックパッケージのほと
んどは第３図に示す形状のものである。
んどは第３図に示す形状のものである。
、第３図（ａ）、（ｂ）及び（ｃ）はそれぞれ従来のプ
ラグイン型パッケージの一例を示す上面図、側面図及び
裏面図である。このパッケージはセラミックケース１．
ボンディングパッド３．シールリング２．キャビティ５
．外部接続リードピン４等で構成されている。
ラグイン型パッケージの一例を示す上面図、側面図及び
裏面図である。このパッケージはセラミックケース１．
ボンディングパッド３．シールリング２．キャビティ５
．外部接続リードピン４等で構成されている。
この従来のパッケージのプリント配線基板への実装例の
断面模式図を第４図に示す。
断面模式図を第４図に示す。
上述した従来の半導体集積回路装置のパッケージは、回
路機能を複数の半導体集積回路チップに分割して１つの
多ビン用プラグインタイブのセラミックパッケージとし
て構成すると外部接続リードピンの増加によりその形状
がさらに大きくなるので、これをプリント配線基板に実
装するには従来以上にプリント配線基板の配線ピッチの
縮小や、配線層の多層化が必要になること、さらにセラ
ミックパッケージとしてもこれを従来の大きさに留める
には外部接続リードピンのピン径やピンピッチの縮小を
しなければならないと云う欠点がある。
路機能を複数の半導体集積回路チップに分割して１つの
多ビン用プラグインタイブのセラミックパッケージとし
て構成すると外部接続リードピンの増加によりその形状
がさらに大きくなるので、これをプリント配線基板に実
装するには従来以上にプリント配線基板の配線ピッチの
縮小や、配線層の多層化が必要になること、さらにセラ
ミックパッケージとしてもこれを従来の大きさに留める
には外部接続リードピンのピン径やピンピッチの縮小を
しなければならないと云う欠点がある。
本発明のプラグイン型パッケージは、半導体チップを搭
載するキャビティと、前記キャビティの周囲に設けられ
た複数のボンディングパッドと、前記ボンディングパッ
ドの周囲に設けられたシールリングとを備えた多層セラ
ミック基板内の両面に、前記ボンディングパッドと各々
前記多層セラミック基板内の配線パターンで接続された
外部接続用リードピンが設けられてなるというものであ
る。
載するキャビティと、前記キャビティの周囲に設けられ
た複数のボンディングパッドと、前記ボンディングパッ
ドの周囲に設けられたシールリングとを備えた多層セラ
ミック基板内の両面に、前記ボンディングパッドと各々
前記多層セラミック基板内の配線パターンで接続された
外部接続用リードピンが設けられてなるというものであ
る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）及び（ｃ）はそれぞれ本発明の第
１の実施例を示す上面図、側面図及び裏面図である。
１の実施例を示す上面図、側面図及び裏面図である。
第３図に示した従来例のパラゲージ裏面側の外部接続リ
ードピン４に加えパッケージの表面側にも外部接続リー
ドピン４′が設けてあり、これらの外部接続リードピン
４．４′はセラミック基板１の内部の配線パターン（図
示せず）でキャビティ内のボンディングパッド３に接続
しており、従来のパッケージと同一の大きさでありなが
らより多くの端子数を有する半導体集積回路チップを収
容することができる構造−となっている。
ードピン４に加えパッケージの表面側にも外部接続リー
ドピン４′が設けてあり、これらの外部接続リードピン
４．４′はセラミック基板１の内部の配線パターン（図
示せず）でキャビティ内のボンディングパッド３に接続
しており、従来のパッケージと同一の大きさでありなが
らより多くの端子数を有する半導体集積回路チップを収
容することができる構造−となっている。
本実施例を用いた半導体装置のプリント配線基板への実
装例の断面模式図を第５図に示す。
装例の断面模式図を第５図に示す。
第２図（ａ）、（ｂ）及び（ｃ）はそれぞれ本発明の第
２の実施例の上面図、側面図及び裏面図である。
２の実施例の上面図、側面図及び裏面図である。
外部接続リードビンをキャビティのある表面側に引出し
たものを２個裏面で貼合せた形状を有し、半導体チップ
を２個実装できる特色がある。
たものを２個裏面で貼合せた形状を有し、半導体チップ
を２個実装できる特色がある。
パッケージ表面側の外部接続リードビン４′、裏面側の
外部接続リードピン４″が設けてあり、これらの外部接
続リードピン４′、４″はセラミック基板１′の内部配
線パターンでキャビティ内のボンディングパッド３．３
′にそれぞれ接続しておりさらにセラミック基板の内部
配線パターンで半導体チップ間の相互接続を行うように
してもよい。従来のパッケージと同一の大きさでありな
がらより多くの端子数を有する半導体集積回路チップを
収容することができる構造を実現できる。
外部接続リードピン４″が設けてあり、これらの外部接
続リードピン４′、４″はセラミック基板１′の内部配
線パターンでキャビティ内のボンディングパッド３．３
′にそれぞれ接続しておりさらにセラミック基板の内部
配線パターンで半導体チップ間の相互接続を行うように
してもよい。従来のパッケージと同一の大きさでありな
がらより多くの端子数を有する半導体集積回路チップを
収容することができる構造を実現できる。
本実施例を用いた半導体装置のプリント配線基板への実
装例の断面模式図を第６図に示す。
装例の断面模式図を第６図に示す。
以上説明したように本発明は、プラグイン型のセラミッ
クパッケージの表面及び裏面の両面に外部接続リードビ
ンを設けることにより、パッケージ形状が同じでも、従
来以上の多端子を有する半導体チップを搭載でき、半導
体装置をプリント配線基板へ実装するに際してもプリン
ト配線基板の配線ピッチの縮小、配線層の多層化を必要
とせず高密度実装ができる効果がある。
クパッケージの表面及び裏面の両面に外部接続リードビ
ンを設けることにより、パッケージ形状が同じでも、従
来以上の多端子を有する半導体チップを搭載でき、半導
体装置をプリント配線基板へ実装するに際してもプリン
ト配線基板の配線ピッチの縮小、配線層の多層化を必要
とせず高密度実装ができる効果がある。
第１図（ａ）、（ｂ）及び（Ｃ）はそれぞれ本発明の第
１の実施例を示す平面図、側面図及び裏面図、第２図（
ａ）、（ｂ）及び（Ｃ）はそれぞれ第２の実施例を示す
平面図、側面図及び裏面図、第３図（ａ）、（ｂ）及び
（ｃ）はそれぞれ従来例の平面図、側面図及び裏面図、
第４図、第５図、第６図はそれぞれ従来例、第１の実施
例、第２の実施例を用いた半導体装置のプリント配線基
板への実装例の断面模式図である。 １．１′・・・セラミック基板、２・・・シールリング
、３・・・ボンディングパッド、４．４’ 、４″・・
・外部接続リードビン、５．キャビティ、１１゜１１′
・・・プリント配線基板。
１の実施例を示す平面図、側面図及び裏面図、第２図（
ａ）、（ｂ）及び（Ｃ）はそれぞれ第２の実施例を示す
平面図、側面図及び裏面図、第３図（ａ）、（ｂ）及び
（ｃ）はそれぞれ従来例の平面図、側面図及び裏面図、
第４図、第５図、第６図はそれぞれ従来例、第１の実施
例、第２の実施例を用いた半導体装置のプリント配線基
板への実装例の断面模式図である。 １．１′・・・セラミック基板、２・・・シールリング
、３・・・ボンディングパッド、４．４’ 、４″・・
・外部接続リードビン、５．キャビティ、１１゜１１′
・・・プリント配線基板。
Claims (1)
- 半導体チップを搭載するキャビティと、前記キャビテ
ィの周囲に設けられた複数のボンディングパッドと、前
記ボンディングパッドの周囲に設けられたシールリング
とを備えた多層セラミック基板内の両面に、前記ボンデ
ィングパッドと各々前記多層セラミック基板内の配線パ
ターンで接続された外部接続用リードピンが設けられて
なることを特徴とするプラグイン型パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25050487A JPH0193157A (ja) | 1987-10-02 | 1987-10-02 | プラグイン型パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25050487A JPH0193157A (ja) | 1987-10-02 | 1987-10-02 | プラグイン型パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193157A true JPH0193157A (ja) | 1989-04-12 |
Family
ID=17208867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25050487A Pending JPH0193157A (ja) | 1987-10-02 | 1987-10-02 | プラグイン型パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
-
1987
- 1987-10-02 JP JP25050487A patent/JPH0193157A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003060153A (ja) | 半導体パッケージ | |
| US6512293B1 (en) | Mechanically interlocking ball grid array packages and method of making | |
| JPH0193157A (ja) | プラグイン型パッケージ | |
| JPH06177501A (ja) | メモリモジュール | |
| KR20020021102A (ko) | 모듈 카드 및 그 제조 방법 | |
| JPH04370957A (ja) | マルチチップパッケージ | |
| KR200295665Y1 (ko) | 적층형반도체패키지 | |
| JPH0322588A (ja) | ピンレスグリッドアレイ型多層混成集積回路 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP3173308B2 (ja) | 半導体集積回路装置 | |
| JPH02280359A (ja) | 半導体装置 | |
| JPH0719165Y2 (ja) | マルチチップ構造 | |
| JPH0334357A (ja) | 半導体搭載装置 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| KR940008644Y1 (ko) | 시스템 보드 레벨 패키지 | |
| JPS6225437A (ja) | 多層配線基板 | |
| JPS63258048A (ja) | 半導体装置 | |
| JPH04155856A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS6059561U (ja) | 半導体装置 | |
| JPH03205859A (ja) | 半導体装置 | |
| JP2826518B2 (ja) | 半導体装置 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JPH10308493A (ja) | 半導体装置及びその製造方法並びに多層プリント基板 | |
| KR20020064415A (ko) | 반도체 패키지 | |
| JPH08274425A (ja) | プリント配線板 |