JPH04370957A - マルチチップパッケージ - Google Patents

マルチチップパッケージ

Info

Publication number
JPH04370957A
JPH04370957A JP14871291A JP14871291A JPH04370957A JP H04370957 A JPH04370957 A JP H04370957A JP 14871291 A JP14871291 A JP 14871291A JP 14871291 A JP14871291 A JP 14871291A JP H04370957 A JPH04370957 A JP H04370957A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
chip
terminal pad
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14871291A
Other languages
English (en)
Inventor
Yoshiteru Mino
吉輝 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14871291A priority Critical patent/JPH04370957A/ja
Publication of JPH04370957A publication Critical patent/JPH04370957A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップを実装す
るための半導体チップのパッケージに関し、特に高密度
実装を実現するマルチチップパッケージに関するもので
ある。
【0002】
【従来の技術】この種のマルチチップパッケージは、例
えば特開昭62−111456号公報に開示されている
。図5に従来のマルチチップパッケージの断面構成を示
す。このマルチチップパッケージは、図5に示すように
、第1の多層配線基板1と、第1の多層配線基板1の表
面にICチップ接着用樹脂9によって固定され、フリッ
プチップ実装されたICチップ3とを有し、第1の多層
配線基板1は基板接着用樹脂10によって第2の多層配
線基板2の表面に固定されている。また、第1の多層配
線基板1の表面にはICチップ接続用表面端子パッド7
が設けられ、ICチップ接続用表面端子パッド7とIC
チップ3とは第1の接続材8によって電気的に接続され
ている。第1の多層配線基板1の裏面には第1の表面端
子パッド6が形成され、第1の表面端子パッド6は第2
の接続材11を介して第2の多層配線基板2の表面に形
成された第2の表面端子パッド5に電気的に接続されて
いる。第2の多層配線基板2の裏面には外部入出力ピン
12、12…が設けられ、第2の多層配線基板2の表面
には第1の多層配線基板1を覆うチップキャリア13が
形成されている。
【0003】第1の多層配線基板1は図6(a)〜(d
)、図7、図8及び図9に示す製造工程に従って作製さ
れる。まず、図6(a)に示すポリイミドシート21上
に配線層22を形成し(図6(b))、ポリイミドシー
ト21及び配線層22を貫いてヴィアホール23を設け
(図6(c))、ヴィアホール23内にヴィアホール注
入用導体24を注入する(図6(d))。次に、上述の
ように配線層22及びヴィアホール注入用導体24を形
成したポリイミドシート21を多数積層して加圧し、加
熱し、更にその下面に下層配線層29を設けて多層配線
基板内層25を得る(図7)。次に、図8及び図9に示
すように、多層配線基板内層25の表面及び裏面に表面
層26及び裏面層27を形成し、表面層26及び裏面層
27にはそれぞれコンタクトホール30及び31を設け
、コンタクトホール30及び31内には充填導体32及
び33を充填する。次に、前述のICチップ接続用表面
端子パッド7及び第1の表面端子パッド6をそれぞれ表
面層26及び裏面層27上に系する。ICチップ接続用
表面端子パッド7及び第1の表面端子パッド6はそれぞ
れ充填導体32及び33を介して配線層22及び下層配
線層29に電気的に接続される。
【0004】上述のように作製された第1の多層配線基
板1の表面には、前述のようにICチップ3がフリップ
チップ実装される。ICチップ3が実装された第1の多
層配線基板1は、図10に示すように、実装機を用いて
第2の多層配線基板2上に実装される。実装機は実装機
本体35及び吸着固定治具36を有し、吸着固定治具3
6は実装機本体35により保持されており、吸着固定治
具36によって電子部品が吸着され保持される。図10
の吸着固定治具36は、比較的広範囲の寸法の電子部品
を取り扱うことができる汎用品である。このような汎用
の吸着固定治具36を用いて電子部品を実装するには、
吸着される電子部品が比較的面積の大きな平坦部を有し
ていることが必要である。そのため、ICチップ3を形
成した第1の多層配線基板1を第2の多層配線基板2の
表面に実装するには、図10に示すように、ICチップ
3を封止用樹脂37で覆うことにより平坦部を設ける必
要がある。しかし、このような封止用樹脂37を設ける
ことは製造工程上好ましくない。
【0005】図11は図10の実装機の欠点を解消した
実装機を用いた実装方法を示している。この実装機は特
殊吸着固定治具38を有しており、特殊吸着固定治具3
8は、第1の多層配線基板1の表面に実装されたICチ
ップ3を避けて第1の多層配線基板1の表面の周縁部を
吸着支持できる形状を有している。特殊吸着固定治具3
8を用いれば、ICチップ3を封止用樹脂37で覆う必
要はない。
【0006】
【発明が解決しようとする課題】上記のような構成を有
するマルチチップパッケージに於いては、第1の多層配
線基板1の表面と裏面とにICチップ接続用表面端子パ
ッド7と第1の表面端子パッド6とをそれぞれ形成しな
ければならず、表面端子パッド製造工程が2回必要であ
る。そのため、製造時間が長くなるという問題点がある
。また、図11の特殊吸着固定治具38を用いてICチ
ップを実装した第1の多層配線基板1を第2の多層配線
基板2に実装すると、特殊吸着固定治具38は第1の多
層配線基板1の一部しか吸着支持することができないた
め、第2の多層配線基板2の表面に均一な力で第1の多
層配線基板1を実装できず、マルチチップパッケージを
組立てる際の実装歩留まりが低下するという問題点があ
る。更に、従来のマルチチップパッケージに於いては、
ICチップ3が露出しているため、チップキャリア13
によってICチップ3を外力から保護する必要があると
いう問題点がある。
【0007】本発明は上記問題点を一挙に解決するもの
であり、本発明の目的は、マルチチップパッケージの製
造工程が低減され、実装の際の歩留まりが向上し、チッ
プキャリアを設ける必要のないマルチチップパッケージ
を提供することである。
【0008】
【課題を解決するための手段】上記目的を達成するため
、請求項1の発明は、ICチップ接続用表面端子パッド
と第1の表面端子パッドとを第1の多層配線基板の裏面
、即ち第2の多層配線基板の表面と対向している面に形
成すると共に、ICチップに対応する第2の多層配線基
板の表面にICチップが接触しない形状の凹部を設ける
ことにより、第1の多層配線基板の製造工程の簡略化を
可能とし、汎用性を有する吸着固定治具の使用を可能と
し、ICチップを外力から保護するものである。
【0009】具体的に請求項1の発明が講じた手段は、
第1の多層配線基板と、該第1の多層配線基板の裏面に
フリップチップ実装されたICチップと、前記第1の多
層配線基板の裏面に形成されたICチップ接続用表面端
子パッド及び第1の表面端子パッドと、前記第1の多層
配線基板の裏面と対向して配置された第2の多層配線基
板と、該第2の多層配線基板の表面に形成され前記第1
の表面端子パッドに接続された第2の表面端子パッドと
、前記第2の多層配線基板の裏面に設けられた外部入出
力ピンとを備えたマルチチップパッケージを前提とし、
前記第2の多層配線基板の表面に該表面と前記ICチッ
プとの接触を回避する形状の凹部が設けられている構成
とするものである。
【0010】また、請求項2の発明は、第1の多層配線
基板の裏面、即ち第2の多層配線基板の表面と対向して
いる面に凹部を設け、この凹部にICチップを実装する
ことにより、ICチップが露出するのを避け、汎用性を
有する吸着固定治具の使用を可能とし、ICチップを外
力から保護するものである。
【0011】具体的に請求項2の発明が講じた手段は、
第1の多層配線基板と、該第1の多層配線基板の裏面に
形成された第1の表面端子パッドと、前記第1の多層配
線基板の裏面に設けられた凹部と、該凹部内にフリップ
チップ実装されたICチップと、前記凹部に形成された
ICチップ接続用表面端子パッドと、前記第1の多層配
線基板の裏面と対向して配置された第2の多層配線基板
と、該第2の多層配線基板の表面に形成され前記第1の
表面端子パッドに接続された第2の表面端子パッドと、
前記第2の多層配線基板の裏面に設けられた外部入出力
ピンとを備えたマルチチップパッケージを前提とし、前
記凹部は前記ICチップと前記第2の多層配線基板の表
面との接触を回避する形状に形成されている構成とする
ものである。
【0012】
【作用】請求項1の発明の構成により、第1の多層配線
基板の裏面にICチップ接続用表面端子パッドと第1の
表面端子パッドとが形成されている一方、第1の多層配
線基板の表面には表面端子パッドが形成されていないの
で、ICチップ接続用表面端子パッドと第1の表面端子
パッドとを同時に形成することができ、第1の多層配線
基板の製造工程を簡略化することができる。また、第2
の多層配線基板の表面には、第1の多層配線基板裏面に
実装されたICチップと第2の多層配線基板の表面との
接触を回避する形状の凹部が設けられているので、第2
の表面端子パッドと第1の表面端子パッドとが接続され
るように第1の多層配線基板の裏面と第2の多層配線基
板の表面とが対向配置されても、ICチップが第2の多
層配線基板の表面に接触する事態を避けることができる
。しかも、第1の多層配線基板の表面は平坦であるため
、汎用の吸着固定治具によって均一な力で吸着される。 更に、ICチップは第1の多層配線基板の裏面に形成さ
れているため、第1の多層配線基板によって外力から保
護される。従って、ICチップを保護するためのチップ
キャリアを設ける必要がなくなる。
【0013】また、請求項2の発明の構成により、IC
パッドは第1の多層配線基板の裏面に設けられた凹部に
形成され、該凹部は第1の多層配線基板の裏面と第2の
多層配線基板の表面とを対向させた際に、ICチップと
第2の多層配線基板の表面との接触を回避する形状に形
成されているので、第1の表面端子パッドと第2の表面
端子パッドとが接続されるように第1の多層配線基板の
裏面と第2の多層配線基板の表面とが対向配置されても
、ICチップが第2の多層配線基板の表面に接触する事
態を避けることができる。しかも、第1の多層配線基板
の表面は平坦であるため、実装機の汎用的な吸着固定治
具によって均一な力で吸着される。更に、ICチップは
第1の多層配線基板の裏面に形成されているため、第1
の多層配線基板によって外力から保護される。従って、
ICチップを保護するためのチップキャリアを設ける必
要がなくなる。
【0014】
【実施例】以下、本発明のマルチチップパッケージの実
施例について、図面を参照しながら説明する。図1は本
発明の第1の実施例に係るマルチチップパッケージの断
面構成を示している。本実施例のマルチチップパッケー
ジは、図1に示すように、第1の多層配線基板1と、第
1の多層配線基板1の裏面にICチップ接着用樹脂9に
よって固定されフリップチップ実装されたICチップ3
とを有し、第1の多層配線基板1は基板接着用樹脂10
によって第2の多層配線基板2の表面に固定されている
。また、第1の多層配線基板1の裏面にはICチップ接
続用表面端子パッド7が設けられ、ICチップ接続用表
面端子パッド7とICチップ3とは第1の接続材8によ
って電気的に接続されている。第1の多層配線基板1の
裏面には第1の表面端子パッド6が形成され、第1の表
面端子パッド6は第2の接続材11を介して第2の多層
配線基板2の表面に形成された第2の表面端子パッド5
に電気的に接続されている。第2の多層配線基板2の裏
面には外部と接続するための外部入出力ピン12、12
…が形成されている。
【0015】本実施例の特徴として、第2の多層配線基
板2の表面に、第1の多層配線基板1の裏面に実装され
たICチップ3の接触を回避するための第1基板凹部4
が形成されている。即ち第1基板凹部4の幅及び長さは
ICチップ3の幅及び長さよりも大きく設定され、第1
基板凹部4の深さはICチップ3と第2の多層配線基板
2の表面とが接触しない寸法に設定されている。
【0016】本実施例のマルチチップパッケージを構成
する第1の多層配線基板1の製造工程について説明する
。本実施例に於ける第1の多層配線基板1は、前述の図
6(a)〜(d)及び図7に従って多層配線基板内層2
5が形成された後、図2(a)及び(b)に示す工程に
より作製される。図2(a)及び(b)に於いて、多層
配線基板内層25を構成するポリイミドシート21、配
線層22、ヴィアホール注入用導体24、下層配線層2
9等は、前述の図6(a)〜(d)及び図7に示すもの
と同様である。なお、図2(a)及び(b)に於いて、
多層配線基板内層25は前述の図8及び図9の従来例の
場合とは表と裏とを逆にして用いられている。図6(a
)〜(d)及び図7に従って作製された多層配線基板内
層25の表面及び裏面に、図2(a)に示すように、そ
れぞれ表面層26及び裏面層27を設け、裏面層27に
はコンタクトホール30及び31を設ける。コンタクト
ホール30及び31内には充填導体32及び33を充填
する。次に、前述のICチップ接続用表面端子パッド7
及び第1の表面端子パッド6の両方を裏面層27に同時
に形成する。ICチップ接続用表面端子パッド7及び第
1の表面端子パッド6は、それぞれ充填導体32及び3
3を介して配線層22に電気的に接続される。
【0017】上述のように作製された第1の多層配線基
板1の裏面には、前述のようにICチップ3がフリップ
チップ実装される。ICチップ3が実装された第1の多
層配線基板1は、図3に示すように、実装機を用いて第
2の多層配線基板2上に実装される。実装機は実装機本
体35及び汎用の吸着固定治具36を有し、吸着固定治
具36は実装機本体35により保持されており、吸着固
定治具36によって第1の多層配線基板1が吸着され保
持される。吸着固定治具36によって吸着された第1の
多層配線基板1は、その裏面に実装されているICチッ
プ3が第2の多層配線基板2の表面の第1基板凹部4に
入り込むように第2の多層配線基板2の表面に実装され
る。以上の各工程により、本実施例のマルチチップパッ
ケージが完成する。
【0018】本実施例では第1の多層配線基板1の表面
にはICチップ接続用表面端子パッド7は形成されず、
第1の多層配線基板1の裏面に形成されているので、I
Cチップ接続用表面端子パッド7を第1の表面端子パッ
ド6と同時に形成することができ、第1の多層配線基板
1の製造工程を簡略化することができる。
【0019】また、本実施例では第1の多層配線基板1
の表面にはICチップ3は実装されておらず第1の多層
配線基板1の表面は平坦であるため、前述の図10に示
すような封止用樹脂37を設けるなどの特別な加工を施
さなくても、汎用の吸着固定治具36を用いて第1の多
層配線基板1を第2の多層配線基板2の表面に均一な力
で実装することができる。
【0020】更に、ICチップは第1の多層配線基板の
裏面に形成され、第2の多層配線基板2の表面にはIC
チップ3との接触を回避する第1基板凹部4が設けられ
ているため、ICチップ3が露出することなく、第1の
多層配線基板1によって外力から保護される。従って、
ICチップを保護するチップキャリアを設ける必要がな
くなる。
【0021】図2に本発明の第2の実施例に係るマルチ
チップパッケージの断面構成を示す。本実施例のマルチ
チップパッケージは、第2の多層配線基板2の表面に形
成されている第1基板凹部4に代えて第1の多層配線基
板1の裏面に第2基板凹部14が形成されている点を除
いて、前述の第1の実施例と同様である。即ち、第1の
多層配線基板1の裏面には第2基板凹部14が形成され
、第2基板凹部14内にはICチップ接着用樹脂9によ
って固定されたICチップ3がフリップチップ実装され
ている。また、第2基板凹部14内にはICチップ接続
用表面端子パッド7が形成され、ICチップ接続用表面
端子パッド7とICチップ3とは第1の接続材8によっ
て電気的に接続されている。第1の多層配線基板1は基
板接着用樹脂10によって第2の多層配線基板2の表面
に固定され、第1の多層配線基板1の裏面には第1の表
面端子パッド6が設けられている。第1の表面端子パッ
ド6は第2の接続材11を介して第2の多層配線基板2
の表面に形成された第2の表面端子パッド5に電気的に
接続されている。第2の多層配線基板2の裏面には外部
と接続するための外部入出力ピン12、12…が設けら
れている。本実施例の特徴として、第2基板凹部14は
、ICチップ3が第2の多層配線基板2の表面に接触す
るのを回避する形状に形成されている。
【0022】本実施例では、前述の第1の実施例と同様
に、第1の多層配線基板1の表面にはICチップ3は実
装されておらず第1の多層配線基板1の表面は平坦であ
るため、前述の図10に示すような封止用樹脂37を設
けるなどの特別な加工を施さなくても、汎用の吸着固定
治具36を用いて第1の多層配線基板1を第2の多層配
線基板2の表面に均一な力で実装することができる。し
かも、第2の多層配線基板2は図5の従来例に示される
第2の多層配線基板2と同じ構成とすることできるため
、第1の多層配線基板1を第2の多層配線基板2の表面
に実装するに際して、ICチップ3と第1基板凹部4と
の位置を考慮する必要がない。
【0023】更に、ICチップは第2の多層配線基板2
の表面に接触しないように、第1の多層配線基板の裏面
に形成された第2基板凹部14に設けられているため、
ICチップ3が露出することなく、第1の多層配線基板
1によって外力から保護される。従って、チップキャリ
アでICチップを保護する必要がなくなる。
【0024】
【発明の効果】以上説明したように、請求項1の発明に
係るマルチチップパッケージには、第1の多層配線基板
の裏面にICチップ接続用表面端子パッドと第1の表面
端子パッドとが形成されているので、これらの表面端子
パッドを同時に形成することができ、第1の多層配線基
板の製造工程を簡略化することができる。また、第2の
多層配線基板の表面には凹部が設けられているので、第
2の多層配線基板の表面に接触することなくICチップ
を第1の多層配線基板の裏面に形成することができる。 しかも、第1の多層配線基板の表面は平坦であるため、
実装機の汎用的な吸着固定治具によって均一な力で吸着
され、マルチチップパッケージの組立工程に於ける歩留
まりを向上させることができる。更に、ICチップは第
1の多層配線基板の裏面に形成されているため、第1の
多層配線基板によって外力から保護される。従って、チ
ップキャリアでICチップを保護する必要がなくなり、
マルチチップパッケージのコストの低減が可能となる。
【0025】また、請求項2の発明のマルチチップパッ
ケージに於いては、ICパッドは第1の多層配線基板の
裏面に設けられた凹部に形成され、該凹部は第1の多層
配線基板の裏面と第2の多層配線基板の表面とを対向さ
せた際に、ICチップと第2の多層配線基板の表面との
接触を回避する形状に形成されているので、ICチップ
が第2の多層配線基板の表面に接触する事態を避けるこ
とができる。しかも、第1の多層配線基板の表面は平坦
であるため、実装機の汎用的な吸着固定治具によって均
一な力で吸着され、マルチチップパッケージの組立工程
に於ける歩留まりを向上させることができる。更に、I
Cチップは第1の多層配線基板の裏面に形成されている
ため、第1の多層配線基板によって外力から保護される
。従って、チップキャリアでICチップを保護する必要
がなくなり、マルチチップパッケージのコストの低減が
可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るマルチチップパッ
ケージの断面構成図である。
【図2】第1の実施例のマルチチップパッケージを構成
する第1の多層配線基板の製造工程を示す図である。
【図3】第1の実施例のマルチチップパッケージの組立
工程に於ける第1の多層配線基板の第2の多層配線基板
表面への実装工程を示す図である。
【図4】本発明の第2の実施例に係るマルチチップパッ
ケージの断面構成図である。
【図5】従来のマルチチップパッケージの断面構成図で
ある。
【図6】本発明の第1の実施例及び従来のマルチチップ
パッケージを構成する第1の多層配線基板の製造工程を
示す図である。
【図7】従来のマルチチップパッケージを構成する多層
配線基板内層の断面構成図である。
【図8】従来のマルチチップパッケージを構成する第1
の多層配線基板の製造工程を示す図である。
【図9】従来のマルチチップパッケージを構成する第1
の多層配線基板の断面構成図である。
【図10】従来のマルチチップパッケージの組立工程に
於ける第1の多層配線基板の第2の多層配線基板表面へ
の実装工程を示す図である。
【図11】従来のマルチチップパッケージの組立工程に
於ける第1の多層配線基板の第2の多層配線基板表面へ
の他の実装工程を示す図である。
【符号の説明】
1    第1の多層配線基板 2    第2の多層配線基板 3    ICチップ 4    第1基板凹部(凹部) 5    第2の表面端子パッド 6    第1の表面端子パッド 7    ICチップ接続用表面端子パッド8    
第1の接続材 9    ICチップ接着用樹脂 10  基板接着用樹脂 11  第2の接続材 12  外部入出力ピン 14  第2基板凹部(凹部) 21  ポリイミドシート 22  配線層 24  ヴィアホール注入用導体24 26  表面層 27  裏面層 29  下層配線層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  第1の多層配線基板と、該第1の多層
    配線基板の裏面にフリップチップ実装されたICチップ
    と、前記第1の多層配線基板の裏面に形成されたICチ
    ップ接続用表面端子パッド及び第1の表面端子パッドと
    、前記第1の多層配線基板の裏面と対向して配置された
    第2の多層配線基板と、該第2の多層配線基板の表面に
    形成され前記第1の表面端子パッドに接続された第2の
    表面端子パッドと、前記第2の多層配線基板の裏面に設
    けられた外部入出力ピンとを備え、前記第2の多層配線
    基板の表面に該表面と前記ICチップとの接触を回避す
    る形状の凹部が設けられていることを特徴とするマルチ
    チップパッケージ。
  2. 【請求項2】  第1の多層配線基板と、該第1の多層
    配線基板の裏面に形成された第1の表面端子パッドと、
    前記第1の多層配線基板の裏面に設けられた凹部と、該
    凹部内にフリップチップ実装されたICチップと、前記
    凹部に形成されたICチップ接続用表面端子パッドと、
    前記第1の多層配線基板の裏面と対向して配置された第
    2の多層配線基板と、該第2の多層配線基板の表面に形
    成され前記第1の表面端子パッドに接続された第2の表
    面端子パッドと、前記第2の多層配線基板の裏面に設け
    られた外部入出力ピンとを備え、前記凹部は前記ICチ
    ップと前記第2の多層配線基板の表面との接触を回避す
    る形状に形成されていることを特徴とするマルチチップ
    パッケージ。
JP14871291A 1991-06-20 1991-06-20 マルチチップパッケージ Pending JPH04370957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14871291A JPH04370957A (ja) 1991-06-20 1991-06-20 マルチチップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14871291A JPH04370957A (ja) 1991-06-20 1991-06-20 マルチチップパッケージ

Publications (1)

Publication Number Publication Date
JPH04370957A true JPH04370957A (ja) 1992-12-24

Family

ID=15458914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14871291A Pending JPH04370957A (ja) 1991-06-20 1991-06-20 マルチチップパッケージ

Country Status (1)

Country Link
JP (1) JPH04370957A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856914A (en) * 1996-07-29 1999-01-05 National Semiconductor Corporation Micro-electronic assembly including a flip-chip mounted micro-device and method
KR100424188B1 (ko) * 1998-09-21 2004-05-17 주식회사 하이닉스반도체 칩 사이즈 스택 패키지
KR100673645B1 (ko) * 2005-06-17 2007-01-24 삼성전기주식회사 칩 패키지 및 그 제조방법
JP2007082113A (ja) * 2005-09-16 2007-03-29 Nippon Dempa Kogyo Co Ltd 無線モジュール素子及びその実装方法
KR20160053807A (ko) * 2014-11-05 2016-05-13 인피니언 테크놀로지스 오스트리아 아게 시스템 및 방법
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856914A (en) * 1996-07-29 1999-01-05 National Semiconductor Corporation Micro-electronic assembly including a flip-chip mounted micro-device and method
KR100424188B1 (ko) * 1998-09-21 2004-05-17 주식회사 하이닉스반도체 칩 사이즈 스택 패키지
KR100673645B1 (ko) * 2005-06-17 2007-01-24 삼성전기주식회사 칩 패키지 및 그 제조방법
JP2007082113A (ja) * 2005-09-16 2007-03-29 Nippon Dempa Kogyo Co Ltd 無線モジュール素子及びその実装方法
KR20160053807A (ko) * 2014-11-05 2016-05-13 인피니언 테크놀로지스 오스트리아 아게 시스템 및 방법
US10064287B2 (en) 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method

Similar Documents

Publication Publication Date Title
JP4633971B2 (ja) 半導体装置
US6469377B1 (en) Semiconductor device
KR20050009846A (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
JPS63249345A (ja) フレキシブル搭載基板
JPH04370957A (ja) マルチチップパッケージ
JPH11243175A (ja) 複合半導体装置
US7483276B2 (en) Semiconductor package and method for manufacturing same
JP2001177005A (ja) 半導体装置及びその製造方法
JPH08241940A (ja) 半導体装置およびその製造方法
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JP3670371B2 (ja) 半導体装置およびその製造方法
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP2000164792A (ja) 半導体装置およびその製造方法
JPH03109760A (ja) 半導体装置
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JPH0645763A (ja) 印刷配線板
JP2822990B2 (ja) Csp型半導体装置
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
JPH01282846A (ja) 混成集積回路
JPS62226636A (ja) プラスチツクチツプキヤリア
JPS61225827A (ja) 半導体素子の実装構造
JPH08279590A (ja) マルチチップモジュール型lsiおよびそのパッケージ組み立て方法
KR100197000B1 (ko) 반도체 칩 모듈
KR20040043739A (ko) 반도체 패키지의 적층 방법
JP2004095612A (ja) 半導体装置及び配線基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981006