JPH0176066U - - Google Patents
Info
- Publication number
- JPH0176066U JPH0176066U JP1987171134U JP17113487U JPH0176066U JP H0176066 U JPH0176066 U JP H0176066U JP 1987171134 U JP1987171134 U JP 1987171134U JP 17113487 U JP17113487 U JP 17113487U JP H0176066 U JPH0176066 U JP H0176066U
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate electrode
- conductive layer
- capacitive element
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Description
第１図及び第２図は本考案の一実施例を示して
おり、第１図は第２図の―線における断面図
、第２図は平面図である。第３図は本考案の一従
来例を示しており、第１図に対応する断面図であ
る。 なお図面に用いた符号において、１１……半導
体基体、１４ａ，１４ｂ……メモリセル、１５ａ
，１５ｂ……トランジスタ、１６ａ，１６ｂ……
容量素子、１８ａ，１８ｂ……多結晶半導体層、
２２ａ，２２ｂ，２２ｃ……不純物拡散領域、２
５ａ，２５ｂ，２５ｃ……多結晶半導体層、３１
……開口、３２……Ａ１層、である。
おり、第１図は第２図の―線における断面図
、第２図は平面図である。第３図は本考案の一従
来例を示しており、第１図に対応する断面図であ
る。 なお図面に用いた符号において、１１……半導
体基体、１４ａ，１４ｂ……メモリセル、１５ａ
，１５ｂ……トランジスタ、１６ａ，１６ｂ……
容量素子、１８ａ，１８ｂ……多結晶半導体層、
２２ａ，２２ｂ，２２ｃ……不純物拡散領域、２
５ａ，２５ｂ，２５ｃ……多結晶半導体層、３１
……開口、３２……Ａ１層、である。
Claims (1)
- 【実用新案登録請求の範囲】 スイツチング用のトランジスタと容量素子とを
用いてメモリセルが構成されており、前記トラン
ジスタのソース・ドレイン領域とゲート電極とは
半導体基体とこの半導体基体上とに夫々形成され
ており、前記ソース・ドレイン領域の一方に接続
されると共に前記ゲート電極上にまで延びている
第１の導電層で前記容量素子の一方の電極が形成
されている半導体メモリ装置において、 前記第１の導電層と同一の層であり前記ソース
・ドレイン領域の他方に接続されると共に前記ゲ
ート電極上にまで延びている第２の導電層と、 この第２の導電層と前記ゲート電極上で接続さ
ているビツト線とを夫々具備する半導体メモリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987171134U JPH0176066U (ja) | 1987-11-09 | 1987-11-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987171134U JPH0176066U (ja) | 1987-11-09 | 1987-11-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0176066U true JPH0176066U (ja) | 1989-05-23 |
Family
ID=31462694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987171134U Pending JPH0176066U (ja) | 1987-11-09 | 1987-11-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0176066U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196481A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体記憶装置 |
-
1987
- 1987-11-09 JP JP1987171134U patent/JPH0176066U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196481A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019227A (ko) | 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법 | |
| KR850006782A (ko) | 반도체 메모리 | |
| JP2001127174A5 (ja) | ||
| JPH0176066U (ja) | ||
| JPH03120054U (ja) | ||
| JPS63132453U (ja) | ||
| JPS62196358U (ja) | ||
| JPH02146849U (ja) | ||
| JPS62151769U (ja) | ||
| JPH0179856U (ja) | ||
| JPH0377463U (ja) | ||
| JPH0241456U (ja) | ||
| JPS60166158U (ja) | メモリーセル | |
| JPH02122453U (ja) | ||
| JPH088356B2 (ja) | 縦型電界効果トランジスタ | |
| JPS63114045U (ja) | ||
| JPH0275751U (ja) | ||
| JPS6312861U (ja) | ||
| JPS6384964U (ja) | ||
| JPS6018558U (ja) | 薄膜トランジスタ素子 | |
| JPS63167754U (ja) | ||
| JPS6252949U (ja) | ||
| JPS5877065U (ja) | 集積回路装置 | |
| JPS62170649U (ja) | ||
| JPS6142860U (ja) | 相補型ｍｏｓ半導体装置 |