JPS6252949U - - Google Patents
Info
- Publication number
- JPS6252949U JPS6252949U JP14389685U JP14389685U JPS6252949U JP S6252949 U JPS6252949 U JP S6252949U JP 14389685 U JP14389685 U JP 14389685U JP 14389685 U JP14389685 U JP 14389685U JP S6252949 U JPS6252949 U JP S6252949U
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- switching element
- common gate
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
第１図は、本考案実施例の薄膜トランジスタス
イツチング素子の配線構造を示す図、第２図およ
び第３図は、本考案の変形例を示す図、第４図は
、薄膜トランジスタの素子構造の１例を示す図、
第５図は、従来例の薄膜トランジスタスイツチン
グ素子の配線構造を示す図である。 １０１……ガラス基板、１０２……ゲート電極
、１０３……ゲート絶縁膜、１０４……アモルフ
アスシリコンｉ層、１０５……アモルフアスシリ
コンｎ＋層、１０６……ソース電極、１０７……
ドレイン電極、Ｇ……ゲート電極、Ｓ……ソース
電極、Ｄ……ドレイン電極、Ａ……半導体活性層
、１，１１，２１……ゲート配線、２，１２，２
２……ソース配線、３，１３，２３……ドレイン
配線。
イツチング素子の配線構造を示す図、第２図およ
び第３図は、本考案の変形例を示す図、第４図は
、薄膜トランジスタの素子構造の１例を示す図、
第５図は、従来例の薄膜トランジスタスイツチン
グ素子の配線構造を示す図である。 １０１……ガラス基板、１０２……ゲート電極
、１０３……ゲート絶縁膜、１０４……アモルフ
アスシリコンｉ層、１０５……アモルフアスシリ
コンｎ＋層、１０６……ソース電極、１０７……
ドレイン電極、Ｇ……ゲート電極、Ｓ……ソース
電極、Ｄ……ドレイン電極、Ａ……半導体活性層
、１，１１，２１……ゲート配線、２，１２，２
２……ソース配線、３，１３，２３……ドレイン
配線。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 複数個の薄膜トランジスタのゲート電極を
共通接続してなるスイツチング素子において、 各ゲート電極を共通接続する共通ゲート配線が
各ゲート電極を含む１本の分岐しない配線パター
ンからなり、 各ソース電極配線は、該共通ゲート配線に対し
て一方の側に配設されると共に、 各ドレイン電極配線は、該共通ゲート配線に対
して他方の側に配設されるようにしたことを特徴
とするスイツチング素子。 (2) 前記薄膜トランジスタは１列に配列され、 前記共通ゲート配線はミアンダパターンをなす
ようにしたことを特徴とする実用新案登録請求の
範囲第(1)項記載のスイツチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14389685U JPH0353512Y2 (ja) | 1985-09-20 | 1985-09-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14389685U JPH0353512Y2 (ja) | 1985-09-20 | 1985-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6252949U true JPS6252949U (ja) | 1987-04-02 |
| JPH0353512Y2 JPH0353512Y2 (ja) | 1991-11-22 |
Family
ID=31054002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14389685U Expired JPH0353512Y2 (ja) | 1985-09-20 | 1985-09-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353512Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180864A (ja) * | 1984-09-27 | 1986-04-24 | Toshiba Corp | 薄膜集積回路の製造方法 |
-
1985
- 1985-09-20 JP JP14389685U patent/JPH0353512Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180864A (ja) * | 1984-09-27 | 1986-04-24 | Toshiba Corp | 薄膜集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353512Y2 (ja) | 1991-11-22 |