JPS643827U - - Google Patents
Info
- Publication number
- JPS643827U JPS643827U JP9287587U JP9287587U JPS643827U JP S643827 U JPS643827 U JP S643827U JP 9287587 U JP9287587 U JP 9287587U JP 9287587 U JP9287587 U JP 9287587U JP S643827 U JPS643827 U JP S643827U
- Authority
- JP
- Japan
- Prior art keywords
- display device
- parallel
- drain
- lines arranged
- gate lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
第１図ａ，ｂ，ｃ及びｄは本考案を用いた表示
装置の平面図あるいは要部断面図、第２図乃至
は本考案装置の作成手順説明図、第３図ａ，ｂ
は従来の表示装置の平面図、要部断面図、第４図
は他の従来装置の平面図である。 １……ドレインライン、２……ゲートライン、
４……アモルフアスシリコン膜、１１……ドレイ
ンライン端子、１２……ゲートライン端子、１３
……共通電極ライン。
装置の平面図あるいは要部断面図、第２図乃至
は本考案装置の作成手順説明図、第３図ａ，ｂ
は従来の表示装置の平面図、要部断面図、第４図
は他の従来装置の平面図である。 １……ドレインライン、２……ゲートライン、
４……アモルフアスシリコン膜、１１……ドレイ
ンライン端子、１２……ゲートライン端子、１３
……共通電極ライン。
Claims (1)
- 並列配置された複数本のゲートラインと、該ゲ
ートライン上に層間絶縁膜を介して並列配置され
た複数本のドレインラインとが交差し、このマト
リツクス状の各交差点にてＦＥＴからなるスイツ
チングトランジスタを構成してなり、該各トラン
ジスタのソース側に表示セグメント電極を結合し
た表示装置に於て、複数本のゲートライン端子と
複数本のドレインライン端子とが、高抵抗層を介
して共通電極ラインに接続されたことを特徴とす
る表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9287587U JPS643827U (ja) | 1987-06-17 | 1987-06-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9287587U JPS643827U (ja) | 1987-06-17 | 1987-06-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS643827U true JPS643827U (ja) | 1989-01-11 |
Family
ID=31317327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9287587U Pending JPS643827U (ja) | 1987-06-17 | 1987-06-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS643827U (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075408A (ja) * | 1993-03-05 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | Ｔｆｔ／ｌｃｄアレイをテストする方法 |
| JP2001337343A (ja) * | 2000-05-26 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US7408535B2 (en) | 2003-07-29 | 2008-08-05 | Seiko Epson Corporation | Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus |
-
1987
- 1987-06-17 JP JP9287587U patent/JPS643827U/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075408A (ja) * | 1993-03-05 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | Ｔｆｔ／ｌｃｄアレイをテストする方法 |
| JP2001337343A (ja) * | 2000-05-26 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US7408535B2 (en) | 2003-07-29 | 2008-08-05 | Seiko Epson Corporation | Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus |