JPH03120054U - - Google Patents
Info
- Publication number
- JPH03120054U JPH03120054U JP2841690U JP2841690U JPH03120054U JP H03120054 U JPH03120054 U JP H03120054U JP 2841690 U JP2841690 U JP 2841690U JP 2841690 U JP2841690 U JP 2841690U JP H03120054 U JPH03120054 U JP H03120054U
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor substrate
- memory
- memory gate
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 230000001568 sexual effect Effects 0.000 claims 1
Landscapes
- Semiconductor Memories (AREA)
Description
第1図は本考案の第1の実施例における半導体
不揮発性メモリの構造を示す断面図、第2図は本
考案の第2の実施例における半導体不揮発性メモ
リの構造を示す断面図、第3図は本考案の第3の
実施例における半導体不揮発性メモリの構造を示
す断面図、第4図a,bは本考案の半導体不揮発
性メモリの構造を製造するための製造方法を工程
順に示す断面図、第5図は従来例における半導体
不揮発性メモリの構造を示す断面図である。 13……メモリゲート電極、15……MOSゲ
ート電極、17……メモリゲート絶縁層、27…
…MOSゲート絶縁膜、29……肩部、39……
メモリトランジスタ、41……MOSトランジス
タ。
不揮発性メモリの構造を示す断面図、第2図は本
考案の第2の実施例における半導体不揮発性メモ
リの構造を示す断面図、第3図は本考案の第3の
実施例における半導体不揮発性メモリの構造を示
す断面図、第4図a,bは本考案の半導体不揮発
性メモリの構造を製造するための製造方法を工程
順に示す断面図、第5図は従来例における半導体
不揮発性メモリの構造を示す断面図である。 13……メモリゲート電極、15……MOSゲ
ート電極、17……メモリゲート絶縁層、27…
…MOSゲート絶縁膜、29……肩部、39……
メモリトランジスタ、41……MOSトランジス
タ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 第1導電型の半導体基板と、該半導体基板
上に設けたメモリゲート絶縁層を介して設けるメ
モリゲート電極と、該メモリゲート電極上と前記
メモリゲート電極の両側面の前記半導体基板上と
に酸化シリコン膜を介して設けるMOSゲート電
極と、該MOSゲート電極の整合した領域の前記
半導体基板に設ける第2導電型のソースドレイン
領域とを有する半導体不揮発性メモリにおいて、 前記メモリゲート電極は肩部にテーパを備える
ことを特徴とする半導体不揮発性メモリ。 (2) 第1導電型の半導体基板と、該半導体基板
上に設けたメモリゲート絶縁層を介して設けるメ
モリゲート電極と、該メモリゲート電極上と前記
メモリゲート電極の一方の側面の前記半導体基板
上とに酸化シリコン膜を介して設けるMOSゲー
ト電極と、該MOSゲート電極とメモリゲート電
極との整合した領域の前記半導体基板に設ける第
2導電型のソーソドレイン領域とを有する半導体
不揮発性メモリにおいて、 すくなくとも前記メモリゲート電極とMOSゲ
ート電極との重なつた側の前記メモリゲート電極
の肩部にはテーパを備えることを特徴とする半導
体不揮発性メモリ。 (3) 第1導電型の半導体基板と、該半導体基板
上に設けたMOSゲート絶縁膜を介して設ける2
つのMOSゲート電極と、該MOSゲート電極間
の半導体基板上と前記MOSゲート電極上とにメ
モリゲート絶縁層を介して設けるメモリゲート電
極と、前記MOSゲート電極とメモリゲート電極
との整合した領域の前記半導体基板に設ける第2
導電型のソースドレイン領域とを有する半導体不
揮発性メモリにおいて、 すくなくとも前記MOSゲート電極とメモリゲ
ート電極との重なつた側の前記MOSゲート電極
の肩部にはテーパを備えることを特徴とする半導
体不揮発性メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2841690U JPH03120054U (ja) | 1990-03-20 | 1990-03-20 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2841690U JPH03120054U (ja) | 1990-03-20 | 1990-03-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03120054U true JPH03120054U (ja) | 1991-12-10 |
Family
ID=31531220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2841690U Pending JPH03120054U (ja) | 1990-03-20 | 1990-03-20 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03120054U (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111749A (ja) * | 2002-09-19 | 2004-04-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011040782A (ja) * | 2010-10-18 | 2011-02-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2011135105A (ja) * | 2011-04-01 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
JP4746835B2 (ja) * | 2003-10-20 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
-
1990
- 1990-03-20 JP JP2841690U patent/JPH03120054U/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111749A (ja) * | 2002-09-19 | 2004-04-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4746835B2 (ja) * | 2003-10-20 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
JP2011040782A (ja) * | 2010-10-18 | 2011-02-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2011135105A (ja) * | 2011-04-01 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |