JPH01501987A - Ｃｍｏｓ集積回路における電気的絶縁領域の製造方法 - Google Patents

Ｃｍｏｓ集積回路における電気的絶縁領域の製造方法

Info

Publication number
JPH01501987A
JPH01501987A JP62506281A JP50628187A JPH01501987A JP H01501987 A JPH01501987 A JP H01501987A JP 62506281 A JP62506281 A JP 62506281A JP 50628187 A JP50628187 A JP 50628187A JP H01501987 A JPH01501987 A JP H01501987A
Authority
JP
Japan
Prior art keywords
mask
substrate
manufacturing
region
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62506281A
Other languages
English (en)
Inventor
ジューク，ピエール
Original Assignee
コミッサレ・ア・レナジー・アトミック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサレ・ア・レナジー・アトミック filed Critical コミッサレ・ア・レナジー・アトミック
Publication of JPH01501987A publication Critical patent/JPH01501987A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 ＣＭＯ８集積回路における電気的絶縁領域の製造方法技術分野 不発ＢＡにＣＭＯＢ集積回路における電気的絶縁領域の製造方法に関するもので ある。
とくに、本発明は単結晶ケイ素基板上に製造される回路（トランジスタ、ダイオ ード等〕のｎおよびｐ成分を互いＷｃ１を気的に絶縁することが必要であるマイ クロエレクトロニクス分野に通用される。本発明はさらに詳細には論理ゲート、 ７リツブ７０ツブ、ランダムアクセスまたは読取り専用メモリ等の製造１ｃ［用 される。
発明の背景 （！ＭＯ８集積回路における高集積度の追求は前記回路の種々の構成要素間のか つとくにそれらのｎチャンネルトランジスタとｐチャンネルトランジスタとの間 の特殊な絶縁技術の使用を要求する。
このために使用される最近の絶縁技術の１つに半導坏基板に絶縁溝ｖｉ−製造す ることに基礎を置いており、Ｓｔｔ記溝（トレンチ〕は酸化されかつ次いで多結 晶ケイ素またに二酸化ケイ素のごとき材料で充填される。充填は、溝の外部に配 置された前記材料の超過し次量の除去が続い局部酸化区域が上方に設けられる痺 によるこの絶縁技術はとくに、「深い溝の絶縁ＣＭＯＳデバイス」と題する１９ ８２年のＩｇＤＭ論文、第２３７〜２４０頁に記載されている。
この絶縁技術は種々の集積回路構成要素間のかなシの絶縁深さく数きクロン）の 達Ｍ、七可！！にし、一方良好な表面絶縁を保証しかつ二チャンネルトランジス タおよびｐチャンネルトランジスタの短絡を防止し、前記現象はラッチアップと して知られている。
残念ながら、このような絶縁技術１ｃおいては、トランジスタのチャンネルの端 部がトランジスタゲートがその上を通過する溝に接触するとき、絶縁溝のｇＡ部 の導電性の逆転についてのかつそれゆえ寄生チャンネルの形成についての問題が 生起する。この寄生チャンネルの問題はとくに、キット・エム・チャム等による 「溝絶縁ＣＭＯＢ技術に関する溝表面逆転の特性化およびモデリング」と題する １９８３年のＩｆＣＤＭ論文第２３〜２６頁に記載されて匹る。この論文におい ては、前記トランジスタのダートかその対応する横方向絶縁上に：Ｊ１遇しヵ為 〈シて前記回路の集積度を限定する場所において溝とトランジスタとの間にフィ ールド酸化物領域を製造することにょクトランジスタ七絶縁溝かつと＜１ＣＩＩ ｔｌ記回路のｎチャンネルトランジスタから離して動かす必要が８る。
さらに、集積回路のｐチャンネルトランジスタおよびｎチャンネルトランジスタ がそれぞれ製造される基板のｎ領域との間の絶縁溝の位置決め＋２幾つかのリン グラフマスクの使用全要求し、一方のマスクなｎ領域の位置を画成するためのも ので１かつ他方のマスクにｐ領域の位置を画成するものであって、これらは相互 に位置決めするのが無難しくかつ０Ｍ０８回路の集積度にさらに他の制限を引き 起す。
発明の開示 不発５Ａは前述し′ｆｃ種々の欠点の除去を可能にする集積０Ｍ０８回路におけ る電気的絶縁領域の製造方法に関する。
とくに、本発明により得られかつ絶縁溝による絶縁の方法を使用する集積回路に 従来技術のＣＭＯ８画路の集ａｌＩＩｆよシ非常に高い集積［ｔ−有する。さら に、前記回路は溝の両側で導電性逆転かつそれゆえ寄生チャンネルを持たな込。
よシ詳細ＩＣは、本発明に、以下の工程、すなわち、（ａ）第１マスクを少なく とも部分的にｐ領域？マスクする第１パターンを有して基板上ＩＣ製造し；（ｂ ）第２マスクを少なくとも部分的ＶＣｎ領域をマスクする第２パターンｔＮして 基板上に製造し、第１マスクの両１１！ｌｌニそれらの上方部において第２マス クに関連して選択的にエツチング可能である傾斜外観を有し、前記第１および第 ２パターンに別個でありかつそれらの関に製造されるべき電気絶縁溝の位置を画 成し；（Ｃ）溝を形成する友めマスクされてない基板領域をエツチングし；（ｄ ）同時に、溝の上方部に、ｐ領域と接触して傾斜側面全形成するために第１マス クおよび基板をエツチングし、溝の断面が基板の上面に向って拡がる工程からな ること’ｋＷ徴とするケイ素基板に形成されたＣＭＯ８集積回路のｐ領域からｎ 領域を絶縁するのＩＣ使用する電気的絶縁領域の製造方法に関する。
用語「基板」は固体基板また＃：ｒ固体基飯上にエピタキシされた＃を意味する ように理解される。
非対称側部を有する絶縁溝の使用はｐ領域と接触して壽の側部のオーバドーピン グを許容し、かくして溝と接触して回路のｎチャンネルトランジスタのかつとく に前記トランジスタの！１＋能動領域の配置を可能にする。これはｎおよびｐ領 域との間の距離の顕著な減小およびしたがって回路の集積度の増加を可能にする 。かくして、このオーバードーピングは絶縁溝の側部上のかつとくにｎチャンネ ルトランジスタの側部上の如何なる導電性の逆転の回避も可能にする。
第２マスクはケイ化物、金属ま几にクイ化物以外の任意の金属化合物からなるこ とができかつ第１マスクに関連して選択的にエツチング可能である。
本発明の好適な実施例によれば、製造方法は以下の工程、すなわち％　（、’） そのパターンがｐ領域をマスクする第１マスクを基板の上面上ＶＣ製造し；　（ ｂ’）その側部が上方部において傾斜外観を有するようにｇ１マスクをエツチン グし、（Ｃ′）ケイ素以外のかつ側部で第１マスクに関連して選択的にエツチン グされることができる材料からスペーサ￥を製造しｓ　（＋１’）第１マスクお よびスペーサによって被覆されてない基板の領域の上方に単に金属ま几はケイ化 物を堆積し、（ｅ′）スペーサを除去し、（ｆ’）　＃ｌを形成するために先行 工程の間中露ｆ、される基板の領域をエツチングし、（ｇ’）＃ｌの上方部にお いて、ｐ領域と接触して傾斜し友側部を形成する之め第１マスクと基板を同時に エツチングし、溝の断面が基板の上面に向って拡がシ、（ｈ’）＃ｌを充填材料 で充填する工程からなる。
本発明のこの実施例は、従来技術と違って、集積回路のｎ領域およびｐ領域ＶＣ 関連して絶縁＃Ｉ＃を位置決めする友めに単一の樹脂リングラフィマスクのみを 使用する。
さらに、前記単一マスクに集積回路のｐおよびｎ領域に関連して構の自動位置決 めを許容する。
本発明による方法の第１の変形例によれば、ケイ化物は得られ次構造上にケイ化 物全形成することができる金ＪｉＩ／ｉ＃を堆積し、マスクされてない基板領域 の上方にのみ金属からケイ化物を形成しかクケイ化！Ｉｆ２１を形成しなかった 金ｊＪを除去することにニジマスクされない基板領域の上方に形成される（工程 ｄ′）。
上記方法の第２変形例によれば、金１ｊ４にタングステンま几にパラジウムの選 択的な蒸気相化学堆積にょクマスクされない基板領域の上方に堆積される（工程 ａ／　）。この場合に、スペーサおよびマスクは二酸化ケイ素またはテラ化ケイ 素から独立して裏道されることができる。
本発明による方法はＴ）ｆｊｌキャビティ、ｎ型キャビティまたに二重のｎおよ びｐ型キャビティ″ｉ：ｇ！用する技術に適用し得る。
と＜Ｋｐ型基坂に二型キャビティを使用するとき、ｎ型イオン注入は二重′！４ を形成しかり工程ａ′の間中製造されるマスク全使用する九め工程Ｃ′とｄ′と の間で行なわれる。
とくにｎ型基板Ｖｃｐ型キャビティを使用すると色、工程ｇ′とｂ′との間でｐ ｆｆｉイオン注入がマスクとして工程Ｂ′の間中１ｃ製造された金属化またにケ イ化物化を使用して行なわれる。
２重キャビティ技術の場合において、２つの上述し友江入が明らかにごと〈実施 されねばならない。
基板に注入されたｎおよび／またはｐｆＪイオンを拡散するために、少なくとも １回の構造の７ニーリングが行なわれる。好都合ＶＣに、第１マスクおよび基板 にこれらについて同一エッチング速変において異方性でエツチングされる。
工程ａ′のＩｒｌに、基板上に保Ｉｊ層かつ次いで多結晶ケイ素層ｔ　ｊｌ　＆ することが好都合で６９、保護層に多結晶ケイ素に関連して選択的にエツチング されることができる材料から作られる。エツチングされた保護層にとくにその上 に製ＴＸされる絶縁溝に関連して自動的に位置決めされる局部フィールド酸化物 を製造する丸めのマスクとして使用されることができる。
多結晶ケイ素層は高温での金属との反応によるケイ化物の形成かま次にマスクさ れない基板領域上のみのタングステンの選択的な堆積を許容する。
ケイ化物を形成することができる金属に、クロム、ニッケル、コバルトおよびプ ラチナ、パラジウム、タングステン、チタン、そリプデン、タンタル等のごとき すべての耐熱性金員であることができる。プラチナまｔにパラジウムｔ−使用す るのが好適である。これらの２つの金Ｊｓからなるケイ化物はｐｍイオンについ て良好な停止層′ｔＶする。かくして、それらはｐ型イオン用の良好な注入マス クを構成する。
本発明の他の特徴および利点は例示のかつ非限定的な方法において付与される以 下の説明から良好に推測されることｔ：できる。
図面の簡単な説明 第１図ないし第８図に本発明によるＣＭＯ６集積回路ｔ−製造するための方法の 種々の工程を略伝する縦断面図、第９図ないし第１１図は本方法の変形例を略伝 する縦断面図である。
発明を実施するための好適な形態 以下の説ＨＡはｐ型牛導体基板上＃Ｃ裏造される２１のｎおよびｐ型キャビティ Ｙｒｉｌ！えた０ＭＯ８０路の電気的絶縁領域の製造に関する。明らかなごとく 、本発明による方法は＃Ｊに示されたように非常に多くの全般的な用途を有する 。
８１図に示されるごとく、その上ＫＸ＆回路およびその絶縁領域が製造されるｐ 型車結晶ケイ素（シリコン基板２はその上面３上で好ましくは二酸化ケイ素（Ｓ 　１Ｏ２）からなる考え得る絶縁層４で被覆される。舵記層４は約９００℃の温 度でシリコン基板２の熱酸化によシ形成されることができる。攬４はほぼ２０ｎ Ｉ！ｌの厚さ′ｔ−有している。
前記酸化物理４上１ｃは次いでｎおよびｐ型キャビティならびに次いて製造され るフィールド酸化物の局部化用の保護層として役立つ好ましくはチツ化ケイ素（ ｓ　１３Ｎ、）からなる考え得る絶縁層６が堆積される。該ＩｆＩ６の厚さは約 ８０ｎ口でありかつ化学蒸気相堆積（ＣＶＯまたはＬｐｃｖｏ）によって得られ ることができる。
酸化ケイ素層４はチツ化ケイ素層６月の支持層として役立つ。
本方法の以下の工程は低圧化学蒸気相堆積（Ｌｐｃｖｏ）により、ケイ化物ま次 にタングステンの選択的な堆積を形成するのに次いで使用される約１０Ｏｎ＋１ １の厚さの多結晶シリコン層８を堆積することからなる。
これ［ｆｌ、低圧化学蒸気相堆積によるほぼ２０００ｎｍの厚さの二酸化ケイ素 層１０の堆積が続く。該ＲＩ１１０上には次いで０Ｍ０８回路のｐチャンネルト ランジスタが続いてそこに製造されるｎ型キャビティまｆｃは領域の寸法および 位置を画成する通常の７オトリングラフイ法會使用する樹脂マスク１２が形成さ れる。該マスク１２にｎ領域の画像を示しかつ次いてｐ領域がそこＩｃ製造され る基板の領域のマスクのみを可能にする。
こしＩＣ１ｆｃイて樹脂１２で被覆されてない、１１０の領域の完全な除去まで マスク１２および二酸化ケイ素層１０のエツチングが行なわれる。多結晶シリコ ン＃Ｉ８は＃記エツチング用の停止層として役立つ。
エツチングに２工程において行なわ九る。第１の工程に約１μｍの厚さにわたっ て通常の異方性の方法で行なわれる。第２の工程に樹脂マスク１２について等男 性でり為り藪化物層１ＤＩｃついて異方性で行なυれる。とくにそれに１９８６ 年８力の雑誌エレクトロケミカル・ソサイアテイの第１６６６〜１６７０頁に「 ダイオード型反応イオンエツチングにおけるテーパー付＆ＢｉＯ□エツチング」 と題して記載された方法において実施されることができる。
このエツチング技術は、第２因に示される方法において、基板２の上面３に向け られ几パターン１０ａの下面が前記パターンの反対面の上方におるようになって いる傾斜側部１４’ｔその上方部に有するエツチングされた二激化ケイ素層１０ ｍの獲得を可能にする。
これＩＣ続いてｔａ素プラズマによる樹脂マスク１２の残部の除去が行なわれる 。得られ九二酸化ケイ素パターン１０ａにＣＭＯＢ集積回路のｎ領域を形成する ための注入マスクとして役立つ。
本方法の次の工程に完成した構造上に低圧化学蒸気相堆積ｔｏ！用する幻３００ ｎｍの厚さのチツ化ケイ素場１６を堆積することからなる。これに続いて例示さ れるエツチング剤として（ＨＦ、’を使用する反応イオンエツチング法によるＮ ｌ１１６の固体プレート異方性エツチングが行なわれ、多結晶シリコンＮＩ８は 前記エツチングを停止するのに役立つ。
固体プレートエツチングはマスク１０ｍの側部上にかり８３図に示されるように 、その厚さｅがテラ化ケイ素Ｊｉｔ１６の厚さ、すなわち３００ｎｍＩＣ等しい スペーサ１８の獲得を可能にする。これらのスペーサ１８は基板２１Ｃ形成され るべ＃！絶縁溝の幅を定義する。
二酸化ケイ素マスク１０ａおよびスペーサ１８ＩＣよってｓ　ｐｇイオン注入は ｐチャンネルトランジスタが次に製造されるｎ領域２０ｔ−形成するために行な われる。前記イオン注入は投与量１．１０１３原子／ｄおよびエネルギ２００に ＠Ｖでり／イオンにより実施されることができる。
次の工程に、本方法の第１変形例によれば、ケイ化物を形成する丸めに層８の多 結晶シリコンと反応することができる金属７１２ｆｔ−堆積することからなる。
この金属層にとくにカソードスパッタリングによりて堆積される７０ｎｍのプラ チナ層でるる。
これに銃いてマスク１Ｏａおよびスペーサ１ＢＩＣよってマスクさｈないＮ８の 多結晶シリコンを形成するように約３０分間５００℃で＃Ｉ造のアニーりングが 行なわれプラチナクイイと＊　（ＰＳＢｉ）は第４図において符号２２ａ含有す る。これＶＣ続いて化学的に反応しなり為りたプラチナの、すなわちＰＺＢｉに 関連してかつ王水を使用する、スペーサ１８およびマスク１０ａと接触してプラ チナの選択的な除去が行なわれる。
第２の変形例によれば、マスク１０ｓｔおよびスペーサによってマスクされない 層８の多結晶シリコン上にのみ化学蒸気相堆積（ｃｖｏまｆｃはＬＰＣＶＤ）’ ｉ使用する厚さ１０１００ｎ有するタングステン層２２ａが堆積される。タング ステンにシリ；ン上に選択的に堆積されり為クテツ化またに二酸化ケイ素上には り為りそれゆえスペーサ１８″！ｉ九にマスク１Ｏａ上ＶＣに堆積されない。
この堆積技術に１９８２年１２月の刊行物「ソリッド・ステート−テクノロジー 」に、ミラー等によシ「ＶＬＢＸ用のＣＶＤタングステン相互Ｎｆ９および接触 バリヤ技術」と題して記載されている。
ケイ化物ま７ｔはタングステン２２ａは続いて絶縁溝およびマスク１ｔｌａ用の エツチングマスクとして役立り。
ε１０２４および８１３Ｎ、’　の不存在ＶＣおいて、ケイ化物２２ａに層２２ と基板のシリコンとの間の化学反応によって形成されかり選択的なタングステン 堆積は基板上に厘妥行なわれる。これにはオルトリン酸溶液（Ｈ，ＰＯ８）によ るスペーサ１８の除去が続く。
本号法の次の工程に多結晶シリ；ン層８の領域、テラ化ケイ素層６の領域および 二酸化ケイ素マスク１０＆およびケイ化ｖｌまたにタングステン２２ａによって 被覆されない二酸化ケイ素層４の領域を連続してげ去することからなる。これは エツチング剤として層８および６Ｖｃついてサルファへキサフルオライドおよび ｉ＃ｊ４　ＫついてＣＥＦ３ｆ使用する連続反応イオンエツチング作業によりて 実施されることができる。
第５図に示されるように、こ九Ｋｖｃいて、絶縁溝２４を形成する丸めに、先行 の工程の間中露光された基板２の領域のエツチングが行なわれる。基板エツチン グなケイ化物ま几はタングステン２２ｍに関連して選択的である反応イオンエツ チング法′に９２用する約４０００ｚ１ｍの深さにわたって行なわれる。このた めに、エツチング剤はＣＣ１およびＣ１２の混合物でらる。
番 本発明によれば、！＄１２４の最小幅１はスペーサ（８３図）の厚さ＠に等しく 力為りそれゆえ３００ｒ、ｍに近い。
スペーサの使用およびケイ化物の形成またはタングステン２２龜の選択的な堆積 の結果として、不発Ｆ！Ａによる方法は、公知の溝絶縁方法と違って、サブミク ロンの絶縁溝２４の製造を可能にする。サブミクロンの溝の獲得は集積回路の集 積度のかなりの増７１０を可能にする。さらに、それらは集ａｌ１回路のｎおよ びｐ領＊ｌＣ関連して自動的に位置決めされる。
第５図に示したように、本方法の次の工程に溝２４の上方部２４ａに非対称１９ 　部に形成することからなる。ｐ領域と接触して１９部２６は基板２０表面３に 関連して傾斜され、ところがｎ領域と接触して１１部２８は前記表面３に対して 垂直でらる。９８部２６は牌の断面が基板表面３と最大レベルＪＣ６るような方 法において傾斜される。
これらの傾斜されたＳ部２６ｔ−形成する友めに、マスク１Ｏａおよび基板２の 同時の異方性エツチングにマスク１０ａおよび基板について同一エツチング速度 で実施される。これにＣＥＦ、と酸素によって構取されるエツチング混合物によ るかつ約５００！ｌ！Ｏの厚さにわたって反応イオンエツチングを使用すること によシ行なわれることができる。このエツチング剤に次いで０Ｍ０８回路のｐ領 域を製造するための注入マスクとして役立つケイ化物またにタングステン２２ａ のエツチングを可能にしない。
これに続いて８７６プラズマの作用によシ多結晶シリコン８の残部によって追随 されるフッ化水素酸ｔ−使用する化学エツチングによりニ駿化ケイ素マスク１０ 龜の除去が行なわれる。得られる構造は第６図に示される。
これＫｆｉいて、次にｎチャンネルトランジスタがそこ［ｊ１遺されるｐｆＪキ ャビティ３２を形成するためＶｃｐ型イオンの注入５０が行なわれる。注入３０ に２５　拳’［１”原子／ｄの投与量および６ＤＫ＠Ｖのエネルギでホウ素イオ ンにより実施されることができる。プラチナケイ化！＠２２＆またはタングステ ンはｍ記注入３０用のマスクとして役立ちかつ＃２４に関連してｐ惟域３２の自 動位置決め全許容する。
ケイ化物またはタングステン２２ａｆ）除去に綬いて。
第７図に示されるように、硝酸およびフッ化水素酸に基礎を置いた溶液により、 アニーリングはｐ型キャビティ５２＆およびｎｆｉキャビティ２０ａｉそれぞれ 形成するために注入されたホウ素イオンおよびリンイオノ會基板中に孤散させる ために、約５時間１１７５℃で行なわれる。
本方法の次の工程に絶縁溝２４の＠部上の導″に性逆転を回避するためＫｐｍキ ャビティ３２ａＩＣ＠戻して傾斜ｇｓ部２６のオーバドーピングを実施すること からなり、その結果寄生チャンネルは形成されない。このオーバドーピングは５ ・１０　原子／ｄの投与量および４Ｑ１！、ｅＶのエネルギでＢＦ２注入３８に よって実施されることができ、それによりそれは第７図において符号３６を有す る。
これに続いて、Ｆ１９００℃の温縦での構造の熱酸化が行なわれる。この酸化に より詳細には錦２４の側部および底部に’ｆｘ覆するほぼ１１００ｎの厚さの酸 化物フィルム３８の獲得會町罷にする。この熱酸化は絶縁溝による電気的絶縁の 改善を可能にする。
＃は次いで多結晶シリコンまたにケイ化！（例えばＷＳｉ２）によって傳成され る材料４０で元項される。この充填は等男性堆積によってρ為つとくに化学蒸気 相堆積（ＣＶＤｊ７ｊはＬＰ　ＣＶ　Ｄ　）ＩＣよって、溝２４乏完全に兄横す るように、実施される。
擲２４の元ｊＪｌに続いて、溝２４の外部に置かれた過剰充填材料４０は、溝２ ４円にり１つ第８図に示されるごとく材料４０を残部りうに除去される。この誠 云框チン化ケイ素層６に関連して選択的なエツチング剤としてＣＣＩ。
全使用する反応イオノ固体プレートドライエツチングによシ実ｙ＆される。
局部フィールド酸化物４２１；次いで通常の方法において、完成した構造上に回 路（とくにトランジスタ〕の籠′ｔＩＪ籠刀を保護するリソグラフィマスクを形 成し、それからマスクされない領域を除去するためテラ化物層６ｔエツチングし 、リング、７フイマスクｔは去しかつ次いで溝光項材料４０に、チン化物のエツ チングの間中露出され九基板領域とともに、９５０’Ｃで熱的に酸化することに より製造され、エツチングされたチン化ケイ素層６は前記フィールド酸化＠４２ ？局部化するのに役立つ。前記酸化物の厚さは約６００ｎｍ″′Ｃある。
通後に、チン化ケイ素層６１；、例えばオルトリン酸を使用する化学エツチング によりｄ去される。Ｃ’ＭＯ６回路の）［＝ｔ＃造１；第８図に示されるごとく である。
不発１１Ｃよる方εの結果として、局部フィールド酸化物４２は絶縁溝２４に関 連して自動的に位置決めされ、それにｃＭｏｓ集積回路の集積度を著しく増大す るのにを与する。
０Ｍ０８回路の二チャンネルトランジスタおよびｐテヤノネルトランジスタ１； ｐおよびニキャビティ５２ｍおよび２０とにおいてそれぞれ通常の方法におり″ Ｃ製這されることかできる。
上記説明は単−樹脂マスクのみがｎｆＪｉキャピテイおよびｐｍキャビティを位 置決めするの［１！！用され、その結果それらが自動的に位置決めされる実施例 に関連した。
さらに、絶縁＃／＃にｎ２よびｐ型キャビティ（凹所）に関連して自動的に位置 決めされる。しかしながら、本発明１＊施するためＫかつ第９図ないし第１１図 に示されるととくｎおよびｐ領域に関連して位置決めされない勉りかのリングラ フ樹脂マスクを使用することができる。
公知の方法（補完リングラフィマスク、イオン注入およびアニーりング）におけ るｐおよび／ま九はｎ領域５２ｍおよび２０＆の実現に続いて、前述されたよう に８１０、、Ｂ工３Ｎ４　および多結晶８１からなる層４，５および８の連続的 堆積がある。通常のリングラフィ手ａｔ−浸用して、これに絖いてそのパターｙ 　ｄＥ　ｒｓ領領域マスクする樹脂マスク４４の製造が行なわれる。
これに続いて層８のマスクされてない領域の除去に至りかつａＩ９図に示さ九る よ５な多結晶シリ；ン層Ｂの異方性エツチングが行なわれる。この反応イオンエ ツチングにエツチング剤としてＣＣＩ、　ｆ使用する。
樹脂マスク４４の除去に続いて、マスク２２に、ｎ領域２０ａ上に、第３図およ び第４図に関連して記ｒＩｔされ友ように、層８との金属の化学反応によってか またはタングステンの選択的な堆積によってケイ化物から形成される。　８１０ ．層１０は、次いで完成した構造上に、第１図において記載され７′ｃ：うに堆 積される。
これ＃Ｃ続いてそのパターンがｐ領域を部分的にマスクする樹脂マスク１２の製 造が行なわれ、綬いてその上万部１１１Ｃ傾斜告部１４を有するエツチングされ た６１０２層１０ａを形成する丸めに、前述されたごとく、マスク１２および８ １０２層の同時エツチングが行なわれる。チツ化″ａ層乙の領域およびマスク１ Ｏａおよび２２で被覆されないＢｉｂ２層４の領域が仄いで除去される。本号法 の残部はｐｆＪ！キャビティ！２ａの形成のために使用するｐイオンの注入を１ ＃：ｂて第５図ないし第８図に関連して記載された工程と同一でるる。
本発明によれば、２つのパターン１０ｍと２２ｍとの間の空間４６は絶縁溝２４ の位置、ならびに前記溝の幅１を決足する。
本発明によれば、タングステンま′ｆｃはケイ化物に代えてマスク２２！１とし て金具化合Ｗｔ全使用ることができ重要な点にマスク２２ａが腐食しないρ為ま たは樹脂マスク１２および二酸化クイ累層１０をエツチングするとき非’ＩＩｃ 僅り為のみ腐食するということでらる。本発明によって使用し得る金属化合物は アルミナにすることができる。該アルミナはり２トオフ（ｐ領域５２ａｆマスク する剣脂マスクの製造、完成した構造上へのアルミナの堆積および樹脂を被覆す るマスク２よびアルミナの除去〕によりテラ化物層６上に直接堆積されねばなら ない。
たとえ本発明の実施例が１＋！屈されても、ｐ領域をマスりする樹脂マスク１２ およびｎ領域をマスクするケイ化物ま−ｆｃはタングステンからなる「マスク」 ２２ａに相補的でらるかま友に自動的に位置決めされる。言い換えれば、パター ン１２の位置かりそれゆえノ（ターンｔＯａの位ｆ１１１２パターン２２ａの位 置を決定する（第１図ないし第４図〕かま几は逆にパターン２２Ｌの位置がマス ク１２のパターンの位置かつそれゆえノ（ターフ１０＆の位置を決定する〔第９ 図ないし第１１図〕。
国際調査報告 国際調査報告 ＦＲ８８０００４２ ＳＡ　２０５４１

Claims (17)

    【特許請求の範囲】
  1. １．ケイ素板（２）に形成されたＣＭＯＳ集積回路のＰ領域（３２ａ）からｎ領 域（２０ａ）を絶縁するのに役立つ電気的絶縁領域（２４，３８，４２）を製造 するＣＭＯＳ集積回路における電気的絶縁領域の製造方法において、該方法が以 下の工程、すなわち、 （ａ）第１マスクを少なくとも部分的に前にｐ領域（３２ａ）をマスクする第１ パターン（１０ａ）を有する前記基板（２）上に製造し、 （ａ）第２マスクを少なくとも部分的に前記ｎ領域（２０ａ）をマスクする第２ パターン（２２ａ）を有する前記基板上に製造し、前記第１マスクの両側はそれ らの上方部において前に第２マスクに関連して選択的にエッチング可能である傾 斜外観を有し、前記第１および第２パターンは別個でありかつそれらの間に製造 されるべき電気絶縁溝（２４）の位置を画成し、 （ｃ）前記溝（２４）を形成するためマスクされてない基板領域（２）をエッチ ングし、 （ｄ）前記溝（２４）の上方部（２４ａ）に、前記Ｐ領域（３２ａ）と接触して 、傾斜側部（２６）を形成するために前記第１マスク（１０ａ）および前記基板
  2. （２）を同時にエツチングし、前記溝（２４）の断面が前記基板の上面（８）に 向って拡がる工程からなることを特徴とするＣＭＯＳ集積回路における電気的絶 縁領域の製造方法。 ２前記第２マスク（２２ａ）は金属またはケイ化物からなることを特徴とする請 求の範囲第１項に記載のＣＭＯＳ集積回路における電気的絶縁領域の製造方法。
  3. ３．前記絶縁溝（２４）は充填材料（４０）で充填されることを特徴とする請求 の範囲第１項に記載のＣＭＯＳ集積回路における電気的絶縁領域の製造方法。
  4. ４．前記製造方法が以下の工程、すなわち、（ａ′）そのパターン（１０ａ）が 前記Ｐ領域（３２ａ）をマスクする第１マスクを前記基板（２）の上面上に製造 し、（（ｂ′）その側部（１４）が上方部（１１）において傾斜外観を有するよ うに前記第１マスク（１０ａ）をエツチングし、（ｃ′）前記側部（１４）上に スペーサ（１８）を製造し、（ｄ′）前記第１マスクおよび前記スペーサ上によ つて被覆されてない前記基板の領域の上方に車に金属またはケイ化物（２２ａ） を堆積し、 （ｅ′）前記スペーサ（１８）を除去し、（ｆ′）溝（２４）を形成するために 先行工程の間中露光される基板（２）の領域をエッチングし、 （ｇ′）前記溝（２４）の上方部（２４ａ）において、前記ｐ領域（３２ａ）と 接触して傾斜側部（２８）を形成するために前記第１マスク（１０ａ）と前記基 板（２）を同時にエツチングし、前記溝（２４）の断面が基板（２）の上面（８ ）に向って拡がり、（ｈ）前記溝（２４）を充填材料（４０）で充填する工程か らなることを特徴とする請求の範囲第１項に記載のＣＭＯＳ集積回路における電 気的絶縁領域の製造方法。
  5. ５．前記ケイ化物は得られた構造上にケィ化物を形成することができる金属層（ ２２）を堆積し、マスクされてない基板領域の上方にのみ前記金属からヶイ化物 （２２ａ）を形成しかつ該ケイ化物（２２ａ）を形成しなかった金属（２２）を 除去することによつて形成されることを特徴とする請求の範囲第４項に記載のＣ ＭＯＳ集積回路における電気的絶縁領域の製造方法。
  6. ６．前記スペーサ（１８）および前記第１マスク（１０ａ）はチツ化ケイ素およ び／または酸化ケイ素から作らたかつタンクステンの選択的な化学蒸気相堆積が あることを特徴とする請求の範囲第４項に記載のＣＭＯＳ集積回路における電気 的絶縁領域の製造方法。
  7. ７．ｐ型ドーピング（３８）は前記溝の傾斜側部（２３）に行なわれることを特 徴とする請求の範囲第１項に記載のＣＭＯＳ集積回路における電気的絶縁領域の 製造方法。
  8. ８．ｎイオン注入は前記ｎ領域（２０ａ）を形成するため工程（ｃ′）と（ｄ′ ）との間に行なわれることを特徴とする請求の範囲第４項に記載のＣＭＯＳ集積 回路における電気的絶縁領域の製造方法。
  9. ９．工程（ｇ′）と（ｈ′）との間でｐイオン注入（３０）が前記ｐ型領域（３ ２ａ）を形成するために行なわれることを特徴とするＣＭＯＳ集積回路における 電気的絶縁領域の製造方法。
  10. １０．注入後、アニーリンクが前記注入されたイオンを前記基板（２）に拡倣す るために行なわれることを特徴とするＣＭＯＳ集積回路における電気的絶縁領域 の製造方法。
  11. １１．工程（ａ′）の前に、基板（２）上に保護層６がかつ次いで多結晶シリコ ン層（８）が堆積されそして前記保護層の領域かつ次いで工程（ｅ′）の間中か つ工程（ｅ′）と（ｆ′）の間で露出された前記シリコン層の領域が除去される ことを特徴とする請求の範囲第４項に記載のＣＭＯＳ集積回路における電気的絶 縁領域の製造方法。
  12. １２．ケィ化物（２２ａ）はマスクされない多結晶シリコン層領域において高温 での金属（２２）および多結晶シリコン（８）の反応によつて形成されることを 特徴とする請求の範囲第１１項に記載のＣＭＯＳ集積回路における電気的絶縁領 域の製造方法。
  13. １３．前記金属はプラチナおよびパラジウムの中から選ばれることを特徴とする 請求の範囲第５項または第１１項に記載のＣＭＯＳ集積回路における電気的絶縁 領域の製造方法。
  14. １４．前記第１マスク（１０ａ）および前記基板（２）は該第１マスク（１０ａ ）および前記基板（２）は該第１マスクおよび基板について同一エッチング速度 で異方性でエッチングされることを特徴とする請求の範囲第１項に記載のＣＭＯ Ｓ集積回路における電気的絶縁領域の製造方法。
  15. １５．基板（２）の熱酸化は溝（２４）の側部および底部に酸化物フィルム（３ ８）の形成して行なわれることを特徴とする請求の範囲第４項に記載のＣＭＯＳ 集積回路における電気的絶縁領域の製造方法。
  16. １６．工程（ｈ′）後、局部フイールド酸化物（４２）が各溝（２４）の上方に 製造されることを特徴と下る請求の範囲第４項に記載のＣＭＯＳ集積回路におけ る電気的絶縁領域の製造方法。
  17. １７．前記第１マスク（１０ａ）および前記ケイ化物（２２ａ）の残部は工程（ ｇ′）と（ｈ′）との間でエッチングにより除去されることを特徴とする請求の 範囲第４項に記載のＣＭＯＳ集積回路における電気的絶縁領域の製造方法。
JP62506281A 1987-01-26 1988-01-26 Ｃｍｏｓ集積回路における電気的絶縁領域の製造方法 Pending JPH01501987A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8700860 1987-01-26
FR8700860A FR2610140B1 (fr) 1987-01-26 1987-01-26 Circuit integre cmos et procede de fabrication de ses zones d'isolation electrique

Publications (1)

Publication Number Publication Date
JPH01501987A true JPH01501987A (ja) 1989-07-06

Family

ID=9347260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62506281A Pending JPH01501987A (ja) 1987-01-26 1988-01-26 Ｃｍｏｓ集積回路における電気的絶縁領域の製造方法

Country Status (6)

Country Link
US (1) US4889828A (ja)
EP (1) EP0300011B1 (ja)
JP (1) JPH01501987A (ja)
DE (1) DE3861834D1 (ja)
FR (1) FR2610140B1 (ja)
WO (1) WO1988005603A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164331A (en) * 1991-10-03 1992-11-17 Hewlett-Packard Company Method of forming and etching titanium-tungsten interconnects
US5219783A (en) * 1992-03-20 1993-06-15 Texas Instruments Incorporated Method of making semiconductor well structure
DE69331618T2 (de) * 1992-10-23 2002-10-17 Koninklijke Philips Electronics N.V., Eindhoven Verfahren zur Herstellung einer Halbleiteranordnung, wobei ein seitlich abgegrenzter Halbleiterbereich selbst-justiert in einem Halbleiterkörper erzeugt wird
US5895255A (en) * 1994-11-30 1999-04-20 Kabushiki Kaisha Toshiba Shallow trench isolation formation with deep trench cap
JP2001230315A (ja) 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10103524A1 (de) * 2001-01-26 2002-08-22 Infineon Technologies Ag Verfahren und Halbleiteranordnung zur Ätzung einer Schicht eines Halbleitersubstrats mittels einer siliziumhaltigen Ätzmaske
ITRM20040445A1 (it) * 2004-09-17 2004-12-17 St Microelectronics Srl Processo per scavare trincee in un dispositivo ottico integrato.

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2529714A1 (fr) * 1982-07-01 1984-01-06 Commissariat Energie Atomique Procede de realisation de l'oxyde de champ d'un circuit integre
CA1204525A (en) * 1982-11-29 1986-05-13 Tetsu Fukano Method for forming an isolation region for electrically isolating elements
NL8302541A (nl) * 1983-07-15 1985-02-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze.
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS60244037A (ja) * 1984-05-17 1985-12-03 Toshiba Corp 半導体装置及びその製造方法
JPS60244043A (ja) * 1984-05-17 1985-12-03 Toshiba Corp 相補型半導体装置の製造方法
US4595452A (en) * 1985-03-11 1986-06-17 Oerlikon-Buhrle U.S.A. Inc. Method and apparatus for plasma etching
US4676869A (en) * 1986-09-04 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Integrated circuits having stepped dielectric regions

Also Published As

Publication number Publication date
EP0300011B1 (fr) 1991-02-27
WO1988005603A1 (fr) 1988-07-28
FR2610140B1 (fr) 1990-04-20
DE3861834D1 (de) 1991-04-04
FR2610140A1 (fr) 1988-07-29
EP0300011A1 (fr) 1989-01-25
US4889828A (en) 1989-12-26

Similar Documents

Publication Publication Date Title
US4740480A (en) Method for forming a semiconductor device with trench isolation structure
JPH0355984B2 (ja)
JPS6080276A (ja) 半導体素子の形成方法
US4037306A (en) Integrated circuit and method
JP2000082682A (ja) 半導体―絶縁層の製造方法及びそれを有する素子の製造方法
JPS6143469A (ja) Ｃｍｏｓ集積回路および該集積回路の電気絶縁領域製造方法
JP2000036596A (ja) ゲ―トにド―ピングを施し、非常に浅いソ―ス／ドレイン拡張部を作成する方法および結果として得られる半導体
JPS6328060A (ja) 集積回路とその製造方法
US6784073B1 (en) Method of making semiconductor-on-insulator device with thermoelectric cooler
JPH02502414A (ja) 半導体素子のための自己整列した相互接続
JPS6214459A (ja) 半導体装置の製造方法
JPH01501987A (ja) Ｃｍｏｓ集積回路における電気的絶縁領域の製造方法
JPH0348656B2 (ja)
JP2700651B2 (ja) Ｃｍｏｓ集積回路における電気的絶縁領域の製造方法
JP3242127B2 (ja) バイポーラトランジスタの製法
US5851883A (en) High density integrated circuit process
JPH05849B2 (ja)
JPS60113460A (ja) ダイナミックメモリ素子の製造方法
US20010045661A1 (en) Composite metallization process for filling high aspect ratio contact holes
JPH0334541A (ja) 半導体装置の製造方法
JP2757784B2 (ja) 半導体装置の製造方法
JPH06132299A (ja) 絶縁ゲート型トランジスタ及びその製造方法
JP3530700B2 (ja) Ｓｏｉ半導体基板及びその製造方法
JPH0212960A (ja) 半導体装置の製造方法
FR2784503A1 (fr) Composant elementaire micro-electronique conjuguant l'effet bipolaire et l'effet mos, procede de fabrication d'un tel composant