JPH0135370B2 - - Google Patents

Info

Publication number
JPH0135370B2
JPH0135370B2 JP59164632A JP16463284A JPH0135370B2 JP H0135370 B2 JPH0135370 B2 JP H0135370B2 JP 59164632 A JP59164632 A JP 59164632A JP 16463284 A JP16463284 A JP 16463284A JP H0135370 B2 JPH0135370 B2 JP H0135370B2
Authority
JP
Japan
Prior art keywords
test
instruction
vector
execution
scalar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59164632A
Other languages
English (en)
Other versions
JPS6143351A (ja
Inventor
Tatsumi Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59164632A priority Critical patent/JPS6143351A/ja
Publication of JPS6143351A publication Critical patent/JPS6143351A/ja
Publication of JPH0135370B2 publication Critical patent/JPH0135370B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は電子計算機試験システム、特にベクト
ルプロセツサを有する大規模電子計算機システム
の試験において、エラーとなつたテスト命令を自
動的に検出し指摘する電子計算機試験システムに
関するものである。
〔従来の技術と問題点〕
一般的な電子計算機システムにおける機能の正
常性を確認する試験システムでは、1つのテスト
入力データ(一般には命令コードとオペランドデ
ータからなる命令であり、以下「テスト命令」と
いう)に1つの期待値、即ち、上記テスト命令が
正常に実行し終わつたときの処理結果を持つてい
る。そして、1テスト命令と1期待値の総称を1
テストデータと呼ぶ。
しかし、ベクトルプロセツサのような大規模な
電子計算機システムの試験では、多量のテスト命
令が必要なため、テスト命令毎に期待値を持つこ
とはテストデータ量や試験時間の増となり、得策
ではない。
このため、順序関係をもつテスト命令の集合で
あるテスト命令列に対して、1つの期待値をもた
せ、これを1テストデータとしている。このとき
の期待値はテスト命令列が正常に実行されたとき
の最終処理結果である。
第4図は従来の試験システムの構成例、第5図
は第4図図示従来例による試験処理説明図を示
す。
従来の試験方式では、第5図図示の如く処理す
ることによつて、各テスト命令列A〜Zを試験対
象装置100上で実行して、該装置の正常性を確認
している。各テスト命令列実行の処理結果とその
期待値とを比較し、不一致であれば、そのテスト
命令列内のテスト命令にエラーが生じていること
になる。あるテスト命令列の実行結果に異常が検
出されたならば、そのテスト命令列内のどのテス
ト命令でエラーとなつたのかを人手によつて調べ
る。
このような従来の方式により、エラーとなつた
テスト命令を判別するには、アセンブルリストを
参照したり、異常結果となつたテスト命令列を複
数回実行したり、パツチして命令およびデータを
変更したりする必要があつた。また、人手によつ
て調べるため、多くの調査時間を要したり、調査
結果を調査者のスキルに左右されるという欠点も
あつた。
〔問題を解決するための手段〕
本発明は上記問題点の解決を図り、テスト命令
列の実行で異常を検出した場合に、エラーとなつ
たテスト命令を自動的に判別できるようにして、
試験時間の短い、人手による調査が不要な試験シ
ステムを提供するものである。この目的は、試験
システム内に、試験対象装置の個々のベクトル命
令仕様をスカラ命令仕様の組み合わせで遂行する
ソフトシミユレータを設け、異常を検出したテス
ト命令列内のベクトル命令部分を、試験対象装置
とソフトシミユレータの両方に与え、各ベクトル
命令に関するテスト命令毎の両者の実行結果を比
較し、不一致となつたテスト命令に関するデータ
を出力するように構成することによつて達成され
る。
即ち、本発明の電子計算機試験システムは、順
序関係を有するテスト命令列単位に該テスト命令
列による処理結果の期待値をもつテストデータを
備え、スカラ命令を処理するスカラユニツトとベ
クトル命令を処理するベクトルユニツトとを含む
ベクトルプロセツサを有する電子計算機試験シス
テムにおいて、該試験システム内に試験対象装置
の個々のベクトル命令仕様を上記スカラユニツト
によるスカラ命令仕様の組み合わせで遂行する複
数の代替命令群からなるソフトシミユレータを備
えると共に、試験の実行に際し、上記テスト命令
列の実行において当該命令列の期待値と異なる結
果が導出され上記試験対象装置の異常を検出した
とき、その異常を検出したテスト命令列内のベク
トル命令部分を上記試験対象装置と上記ソフトシ
ミユレータとの両方に与える手段と、各ベクトル
命令毎に上記試験対象装置および上記ソフトシミ
ユレータの実行結果を比較することによつて当該
テスト命令列内のどのベクトル命令で異常を検出
したかを解析する手段とを備えていることを特徴
としている。以下図面を参照しつつ、実施例に従
つて説明する。
〔実施例〕
第1図は本発明による試験システムの一実施例
構成、第2図は第1図図示実施例による処理説明
図、第3図はエラー解析処理部の処理説明図を示
す。
本実施例における試験対象装置は、ベクトルプ
ロセツサ1である。ベクトルプロセツサ1は、一
般命令を処理するスカラユニツト2とベクトル命
令を処理するベクトルユニツト3とから成る。
本実施例では、スカラユニツト2の試験は一般
的な試験方式により行い、ベクトルユニツト3の
試験を本発明による試験方式に基づいて行つてい
る。従つて、スカラユニツトの試験については説
明を省略する。
第1図に示すように、試験システム4は、制御
部6、テストデータ部5およびソフトシミユレー
タ部12から構成される。試験システム4は、ベ
クトルプロセツサ1が動作するにあたつて、主記
憶上に1PLロードされるデータおよび命令群の
集合であると考えてよい。
制御部6はテストデータの実行を制御するもの
で、初期設定部7、テスト実行部8、テスト結果
の判定機能をもつテスト結果判定部9、エラー検
出キー10、エラー解析処理部11を有する。初
期設定部7は、テストの実行を行うための各種レ
ジスタの設定、メモリ定数の設定等、試験環境の
初期設定を処理するものである。
テスト実行部8は、テスト命令列A〜Zの実行
を順次処理する。テスト結果判定部9は、テスト
実行部8にて実行されたテスト命令列A〜Zの実
行結果と、あらかじめ作成されている期待値PA
〜PZとの比較を行い、不一致が生じたとき、異
常を検出するものである。エラー解析処理部11
は、異常が検出されたテスト命令列のどのテスト
命令が異常の原因となつたかを解析する処理を実
行するものである。
テストデータ部5は、ベクトルユニツト3の演
算処理機能の正常性を確認するためのテスト命令
列A〜Zおよび期待値PA〜PZの各々からなるテ
ストデータTA〜TZの集合である。例えば、テ
スト命令列Aは、一連のテスト命令A1〜Alから
なる。エラー検出キー10は、異常検出時にオン
にする処理制御のフラグである。
ソフトシミユレータ部12は、ベクトル命令を
ソフト的に擬似するプログラム、即ち各ベクトル
命令対応の処理ルーチン13a〜13zより成り
立つており、ベクトル命令の論理仕様を満足させ
るものである。例えば、配列データの加算を実行
するベクトル命令は、加算のスカラ命令をループ
し実行させることにより擬似する。
次に、第2図に従つて第1図図示実施例による
処理について説明する。
まず、試験が開始されると、第2図図示処理2
0により、実行すべきテストデータを選択する。
このテストデータは、テストデータTAからテス
トデータTZまで、順次1つずつ選択されていく
ようになつている。次に、処理21により異常を
検出したかどうかを判定するエラー検出キー10
を初期化、即ち異常を検出していない状態にす
る。そして処理22によつて、エラー検出キー1
0がセツトされているか否かを判別し、セツトさ
れていなければ、処理23により、ベクトルユニ
ツト3にテスト命令列を与えて、それを実行す
る。なお、最初にエラー検出キー10が必ず初期
化されるので、最初のテスト命令列は必ず実行さ
れることになる。
その後、処理24によつて、テスト命令列を実
行した結果と期待値との比較を行う。比較の結
果、異常を検出しなければ、次のテストデータを
選択する。比較の結果、異常を検出したならば、
エラー検出キーをセツトし、エラー解析処理へ移
行する。
次に、エラー解析処理部11による処理の詳細
を第3図に従つて説明する。
エラー解析処理部11は、まず第3図図示処理
30により、異常を検出したテスト命令列内の最
初のテスト命令を選択する。そして、その命令が
ベクトル命令であるか、スカラ命令であるかを、
処理31により判定する。スカラ命令である場合
には、シミユレーシヨンの対象としていないの
で、処理32により、スカラユニツトでテスト命
令を実行する。そして、指定されたテスト命令列
の全テスト命令についての処理が終了したか否か
を処理33により判定し、まだ終了していない場
合には、処理30に制御を戻し、次のテスト命令
を選択する。
処理31により判定した結果、選択した命令が
ベクトル命令であるとき、処理34により、実行
モードを設定する。実行モードには、シミユレー
トモードと装置モードとがあり、これらのモード
は交互に設定される。換言すれば、1つのテスト
命令は、最初、シミユレートモードで実行され、
次に、装置モードで実行されるようになつてい
る。
処理35によりモードを判定した結果、実行モ
ードがシミユレートモードであるときには、処理
36により、第1図図示ソフトシミユレータ部1
2へ制御を移して、テスト命令に対応する各ベク
トル命令の処理ルーチン13a,13b,…の1
つにより、ベクトル命令のシミユレーシヨンを行
う。そして、処理37によりその実行結果を作業
領域に格納しておく。次に処理38により、両モ
ードによる実行が終了したか否かを判定するが、
この場合、まだ終了していないので処理34へ制
御を戻し、実行モードを装置モードに切り換え
る。
処理35によりモードを判定した結果、実行モ
ードが装置モードであるとき、処理39により、
当該テスト命令をベクトルユニツト3上でそのま
ま実行する。そして、処理40により、実行結果
を格納する。処理38による判定では、両モード
における実行が終了しているので、処理41へ制
御が移行する。
処理41では、シミユレートモードによる実行
結果と、装置モードによる実行結果とを比較し、
処理42により、結果が一致するか否かを判定す
る。実行結果が一致する場合には、命令の実行が
正常になされていることになるので、処理33の
判定へ制御を移し、次のテスト命令の実行または
解析処理の終了処理を行う。処理42の判定によ
り、シミユレートモードと装置モードとの実行結
果に不一致が検出された場合には、ベクトルユニ
ツトにおける命令実行に異常があると考えられる
ので、処理43により、当該テスト命令および比
較結果を、プリンタまたはデイスプレイその他の
出力装置に出力する。以上の処理を全テスト命令
について繰り返すことにより、テスト命令列内の
どのテスト命令が正常に実行されないかについ
て、直ちに認知できることとなる。
なお、上記処理において、実行モードを設定し
てベクトル命令をソフトシミユレータ部12で処
理するとき、例えば、ベクトルプロセツサ1の制
御レジスタのベクトルプロセツサ・バリツト・ビ
ツトをオフにし、プログラム例外割込みが、ベク
トル命令を実行することにより生じるこを利用す
ることによつて、シミユレートを行うスカラ命令
群へ制御を渡すようにすることができる。この場
合、スカラ命令については、プログラム例外割込
みが生じないので、実質的に装置モードで実行が
行われることになり、第3図図示処理31に判定
処理を設ける必要はない。
〔発明の効果〕
以上説明した如く、本発明によれば、テスト命
令例の中で異常が生じたテスト命令について、人
手による調査が不要となる。従つて、人手によつ
て生じる調査ミスがなくなると共に、総合的な試
験時間が大幅に短縮され、信頼性が高く、効率の
よい試験を行うことができるようになる。特に、
本発明では、スカラ命令の組み合わせで個々のベ
クトル命令を擬似するようになつており、詳細な
照合用データをあらかじめ用意する必要がなく、
また、試験のための付加的な装置を用いないで、
汎用的に各種のテスト命令列における異常個所を
検出することができるという効果がある。
【図面の簡単な説明】
第1図は本発明による試験システムの一実施例
構成、第2図は第1図図示実施例による処理説明
図、第3図はエラー解析処理部の処理説明図、第
4図は従来の試験システムの構成例、第5図は第
4図図示従来例による試験処理説明図を示す。 図中、1はベクトルプロセツサ、2はスカラユ
ニツト、3はベクトルユニツト、4は試験システ
ム、5はテストデータ部、6は制御部、12はソ
フトシミユレータ部を表す。

Claims (1)

  1. 【特許請求の範囲】 1 順序関係を有するテスト命令列単位に該テス
    ト命令列による処理結果の期待値をもつテストデ
    ータを備え、スカラ命令を処理するスカラユニツ
    トとベクトル命令を処理するベクトルユニツトと
    を含むベクトルプロセツサを有する電子計算機試
    験システムにおいて、 該試験システム内に試験対象装置の個々のベク
    トル命令仕様を上記スカラユニツトによるスカラ
    命令仕様の組み合わせで遂行する複数の代替命令
    群からなるソフトシミユレータを備えると共に、 試験の実行に際し、上記テスト命令列の実行に
    おいて当該命令列の期待値と異なる結果が導出さ
    れ上記試験対象装置の異常を検出したとき、その
    異常を検出したテスト命令列内のベクトル命令部
    分を上記試験対象装置と上記ソフトシミユレータ
    との両方に与える手段と、 各ベクトル命令毎に上記試験対象装置および上
    記ソフトシミユレータの実行結果を比較すること
    によつて当該テスト命令列内のどのベクトル命令
    で異常を検出したかを解析する手段とを備えてい
    ることを特徴とする電子計算機試験システム。
JP59164632A 1984-08-06 1984-08-06 電子計算機試験システム Granted JPS6143351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59164632A JPS6143351A (ja) 1984-08-06 1984-08-06 電子計算機試験システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59164632A JPS6143351A (ja) 1984-08-06 1984-08-06 電子計算機試験システム

Publications (2)

Publication Number Publication Date
JPS6143351A JPS6143351A (ja) 1986-03-01
JPH0135370B2 true JPH0135370B2 (ja) 1989-07-25

Family

ID=15796887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59164632A Granted JPS6143351A (ja) 1984-08-06 1984-08-06 電子計算機試験システム

Country Status (1)

Country Link
JP (1) JPS6143351A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50116150A (ja) * 1974-02-19 1975-09-11
JPS51148178A (en) * 1975-06-16 1976-12-20 Toyoda Mach Works Ltd A trouble diagnosis system
JPS53119642A (en) * 1977-03-29 1978-10-19 Fujitsu Ltd Testing equipment for logic circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50116150A (ja) * 1974-02-19 1975-09-11
JPS51148178A (en) * 1975-06-16 1976-12-20 Toyoda Mach Works Ltd A trouble diagnosis system
JPS53119642A (en) * 1977-03-29 1978-10-19 Fujitsu Ltd Testing equipment for logic circuit

Also Published As

Publication number Publication date
JPS6143351A (ja) 1986-03-01

Similar Documents

Publication Publication Date Title
EP0111952B1 (en) Verification of a processor architecture having a partial instruction set
EP0141744B1 (en) Method and apparatus for self-testing of floating point accelerator processors
JP3173855B2 (ja) デジタル・テスト・ベクトルの編集方法
JPH0135370B2 (ja)
JPH0214734B2 (ja)
JPH08305609A (ja) プログラムのテスト方法および装置
JPH05298204A (ja) 入出力処理装置試験回路
JPH07334385A (ja) 保守診断機能の検証方法
JPH07253909A (ja) マイクロプログラム検証方法
JPH06282599A (ja) 論理検証方法および装置
JP4149047B2 (ja) シミュレータ
JPS62159243A (ja) 電子計算機の自動試験装置
JPS63157244A (ja) 周辺装置試験プログラムデバグ方式
JPS6014351A (ja) 自動試験方式
JPH10214205A (ja) モジュール検査装置
JPH01134539A (ja) マイクロプログラムトレース方式
JPS63163641A (ja) データ処理装置のテスト方法
JPH05233349A (ja) プログラムモジュールの自動試験ツール
JPH05108407A (ja) 計算機用プログラムのデバツクシステム
JPS62127948A (ja) プログラムデバッグ処理方式
JPH0844583A (ja) 情報処理装置における診断システム
JPH02244343A (ja) プログラムのデバッグ方式
JPS59195751A (ja) 情報処理装置の診断方式
JPS6365540A (ja) 装置設計評価方式
JPH02232740A (ja) サービスプロセッサの試験方式