JPH0134500B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はフアクシミリの符号化回路に関し、特
に現在符号化されている走査線の変化画素の位置
と直前の走査線の変化画素の位置との相対関係を
逐次利用して符号化する所謂２次元逐次処理相対
アドレス符号化を行なう符号化回路に関する。 従来からフアクシミリ装置の符号化方式の１つ
である２次元符号化方式として、現在符号化され
ている走査線の変化画素の位置と直前の走査線の
変化画素の位置の相対関係を利用して符号化をす
る所謂２次元逐次処理相対アドレス符号化方式が
提案されている。この２次元逐次処理相対アドレ
ス符号化方式の一例として、国際電信電話諮問委
員会（CCITT）勧告T4（新規）文書伝送用グル
ープ３フアクシミリ装置の標準符号化方式でるモ
デイフアイドリード符号化方式がある。 従来の２次元逐次処理相対アドレス符号化を行
な符号化回路には、現在符号化されている走査
線、すなわち符号化ラインの画信号を１画素ずつ
シフトするシフトレジスタと、直線の走査線、す
なわち参照ラインの画信号を１画素ずつシフトす
るシフトレジスタとを有している。しかしなが
ら、参照ライン上の変化画素を検出する場合、従
来の回路では参照ラインの画信号を全てシフトレ
ジスタによつてシフトさせて検出するため、参照
ラインの変化画素の検出に時間が掛かることにな
り、高速処理を妨げるという欠点があつた。 本発明は上記従来の欠点を解決し高速処理が可
能なフアクシミリの符号化回路を提供することに
ある。 本発明によれば、現在符号化されている走査線
の画信号が蓄積されたアドレス制御可能なメモリ
と、該アドレス制御可能なメモリから１走査線分
の画信号を１走査線上の符号化が終了するごとに
交互に切替えて蓄える２本のラインメモリと、前
記アドレス制御可能なメモリから送られてくる画
信号を１画素ずつ一方の前記ラインメモリに書き
込む書込みアドレスカウンタと、他方の前記ライ
ンメモリから前記書込みアドレスカウンタによつ
て書き込まれた前記直前の画信号を読み出す読出
しアドレスカウンタと、前記２本のラインメモリ
に対する前記書込み及び読出しアドレスカウンタ
による書込み及び読出しを１走査線上の符号化が
終了するごとに交互に切替えるセレクタと、前記
アドレス制御可能なメモリから１画素ずつ送られ
てくる画信号をチエツクして第１の変化画素を検
出する回路と、前記読出しアドレスカウンタによ
つて読み出された画信号をチエツクして第２の変
化画素を検出する回路と、前記第１の変化画素の
位置を示す前記書込みアドレスカウンタのアドレ
スと前記第２の変化画素の位置を示す前記読出し
アドレスカウンタのアドレスとを比較して相対ア
ドレスを出力する手段と、該相対アドレスを受け
て予め定められた条件を満たしたときに前記書込
みアドレスカウンタのアドレスを前記読出しアド
レスカウンタにロードする手段とを有することを
特徴とするフアクシミリの符号化回路が得られ
る。 次に本発明に適用されるモデイフアイドリード
符号化方式について説明する。 モデイフアイドリード符号化方式は現在符号化
されているライン上の各変化画素の位置を符号化
ライン又は符号化ラインの直前の参照ライン上の
対応する参照画素の位置を参照して符号化する逐
次符号化方式である。符号化ラインを符号化した
後、その符号化ラインを次の符号化ラインの参照
ラインとする。 (i) 変化画素の定義（第１図参照） 変化画素とはその“色”（すなわち黒又は白）
が同一走査線上の直前の画素の色と異なる画素
をいう。 第１図において、 a₀＝符号化ライン上の参照または起点変化画
素。符号化ラインの始めではa₀はラインの最
初の画素の直前の仮相的白変化画素上に置か
れる。符号化ラインの符号化の間はa₀の位置
は直前の符号化モードにより規定される a₁＝符号化ライン上でa₀より右の最初の変化画
素 a₂＝符号化ライン上でa₁より右の最初の変化画
素 b₁＝参照ライン上の変化画素のうちa₀より右で
a₀と反対の色を持つ最初の画素 b₂＝参照ライン上でb₁の右の最初の変化画素 (ii) 符号化モード 符号化ライン上の各変化画素の位置を符号化
する際には、後述の(iii)に記述されている符号化
手順に従つて３つの符号化モードの中から１つ
を選択する。３つの符号化モードの例は、第２
図、第３図、第４図で与える。 パスモード このモードはa₁の左側にb₂が存在すること
で規定される。このモードを符号化したとき
は、次の符号化に備えて、a₀をb₂の直下の符
号化ライン上の画素（すなわちa₀′）上に設
定する。ただし、第３図に示すように、b₂が
a₁の真上にある状態はパスモードではない。 垂直モード このモードで規定される時は、a₁の位置は
b₁からの相対位置で符号化される。相対距離
a₁b₁は各々異なる符号で表わされる７つの値
Ｖ（０）、V_R(1)、V_R(2)、V_R(3)、V_L(1)、V_L(2)、
V_L(3)のいずれかの値をとる。添字ＲとＬは
各々a₁がb₁が右側であるか左側であるかを示
し、括弧内の数字は距離a₁b₁の値を示す。垂
直モード符号化の後はa₀の位置はa₁上に移さ
れる（第４図参照） 水平モード このモードで規定される時は、ランレング
スa₀a₁及びa₁a₂の両方を符号Ｈ＋Ｍ（a₀a₁）＋
Ｍ（a₁a₂）を用いて符号化する。Ｈは２次元
符号表（第１表）内のフラツグ符号‘001'で
ある。Ｍ（a₀a₁）およびＭ（a₁a₂）は各々ラン
a₀a₁及びa₁a₂の長さと“色”を示す符号であ
り、適当な白または黒のモデイフアイド・ハ
フマン符号を用いる。水平モード符号化の後
は、a₀の位置はa₂上に移される（第４図参
照） (iii) 符号化手順 符号化手順は符号化ライン上の各変化画素を
符号化するのに使用される符号化モードを規定
する。３つの符号化モードの中の１つが規定さ
れた後、第１表で与えられている符号表から適
当な符号が選択される。符号化手順は第５図で
与えられるフロー図により定義される。 手順 １ パスモードを検出した場合は、符号‘
0001'（第１表）を用いて符号化する。この処
理の後、b₂の真下の画素a₀′を次の符号化の
ための新しい起点画素a₀とする。（第２図参
照） パスモードが検出されない場合は、手順２
へ進む。 手順 ２ 相対距離a₁b₁の絶対値を決定する。 ｜a₁b₁｜≦３ならば第１表に示すとおり、
a₁b₁を垂直モードで符号化し、その後位置a₁を
次の符号化のための新しい起点画素a₀とする。 ｜a₁b₁｜＞３ならば、第１表に示すとおり、
水平モード符号‘001'に引き続いてa₀a₁および
a₁a₂を各々１次元符号化により符号化する。こ
の処理の後位置a₂を次の符号化のための新しい
起点画素a₀とする。 (iv) ラインの始端及び終端画素の処理 始端画素の処理 各符号化ラインの最初の起点画素a₀は仮想
的に最初の画素の直前に置かれ、白画素と見
做すラインの最初のランレングスa₀a₁はa₀a₁
−１で置き換えられる。それ故、最初のラン
が黒で水平モード符号化で符号化されると考
えられる場合、最初の符号Ｍ（a₀a₁）は長さ
零の白のランに相当する。 終端画素の処理 符号化ラインの符号化は最終の実在の画素
の直後に位置する仮想変化画素の位置を符号
化するまで継続する。この画素はa₁またはa₂
として符号化される。ラインの符号化の間に
全くb₁と１またはb₂が検出されない場合、そ
れらは参照ライン上の最終の実在の画素の直
後に位置する仮想変化画素上に置かれる。 ライン同期信号 符号化されたラインの最後にはすべて符号
EOL‘000000000001'を付加する。EOLの後に
は、次のラインで１次元か２次元符号化のいずれ
かを使用するかを示す一つのタグビツトを附す
る。 フオーマツト EOL＋０：次のラインが２次元符号化

【表】

【表】 第６図は以上説明したようなモデイフアイドリ
ード符号化方式の従来の符号化回路の構成を示し
たブロツク図である。第６図で１は読み取られた
２次元画信号を蓄積するメモリ、２ａ，２ｂ（以
下ａは符号化ライン、ｂは参照ラインに対応す
る）は１ライン分の画信号を蓄えるシフトレジス
タ、３ａ，３ｂは各々シフトレジスタ２ａ，２ｂ
に蓄えられた画信号を１画素ずつ受け取りその画
素が直前の画素と異なつているかどうかを検出す
る変化画素検出回路、４は変化画素検出回路３ａ
が変化画素を検出してから次の変化画素を検出す
るまでの画素数、すなわちランレングスを計数す
るランレングス計数回路である。５ａ，５ｂは
各々シフトレジスタ２ａ，２ｂがシフトした回
数、即ち各シフトレジスタ２ａ，２ｂの出口にあ
る画素が各ラインの左端から数えて何番目の画素
であるかを示す計数回路で５ｂは可逆の計数回路
である。６はシフトレジスタ２ａ，２ｂのシフト
パルス等を発生するシフトパルス発生回路で内部
に計数回路５ａ，５ｂから各々入力されるアドレ
スをラツチするレジスタを有している。７はラン
レングス計数回路４で求めたランレングス情報を
一旦蓄えるレジスタ、８はゲート、９は前述した
第１表に示したような可変長符号化を行う可変長
符号化回路、１０は出力端子である。 次に第６図の回路の動作について説明する。メ
モリ１に蓄積されている画信号が１ライン分ずつ
シフトレジスタ２ａに読み出されて符号化される
ことになる。このときシフトレジスタ２ａに蓄え
られたラインの一ライン前、すなわち参照ライン
の画信号はシフトレジスタ２ｂに蓄えられ、シフ
トレジスタ２ａの信号が符号化されるとき参照信
号として用いられるこのレジスタ２ｂは停止して
いる。シフトレジスタ２ａに蓄えられる符号化ラ
インの信号は、シフトパルス発生回路６のシフト
パルスによりシフトして画面の左端から順に１画
素ずつ逐次変化画素検出回路３ａに送出される。
変化画素検出回路３ａではそのとき受けた画素の
信号が直前の画素と異なるかどうかを常に調べて
いる。また計数回路５ａではシフトレジスタ２ａ
がシフトされた回数、即ちシフトレジスタ２ａか
ら変化画素検出回路３ａへ送出された画信号がラ
インの左端から何番目の画素であるかを示してい
る。変化画素検出回路３ａは画信号の白から黒あ
るいは黒から白への変化を検出するとシフトパル
ス発生回路６へ変化画素検出を示すパルスを送出
すると同時にその変化方向の信号もシフトパルス
発生回路６へ送出する。これによりシフトパルス
発生回路６はシフトレジスタ２ａへのシフトパル
ス供給を停止するのでシフトレジスタ２ａの動作
も停止する。このときランレングス計数回路４は
直前の変化画素から現在の変化画素までの画素
数、即ちランレングスを示している。 第１図の例の中で、変化画素a₀までは既に符号
化したものとして今変化画素a₁のアドレスを符号
化するものとする。シフトパルス発生回路６はシ
フトレジスタ２ａにシフトパルスを送出し、シフ
トレジスタ２ａをシフトさせ、変化画素検出回路
３ａが変化画素a₁を検出するまでシフトパルスを
送出し続ける。変化画素検出回路３ａが変化画素
a₁を検出した時点で、計数回路５ａの値、即ち変
化画素a₁の絶対アドレスと計数回路５ｂの値、即
ち変化画素b₁の絶対アドレスとを比較する。計数
回路５ｂの値をＸ（b₁）、計数回路５ａの値をＹ
（a₁）とすれば、Ｘ（b₁）−Ｙ（a₁）＞３であれば水
平モード符号を可変長符号化回路９で発生させた
後、ゲート８を開きレジスタ７に蓄えられている
ランレングス_{0 1}を可変長符号化回路９へ送り、
さらにランレングス_{1 2}も符号化する。またＸ
（b₁）−Ｙ（a₁）≦３であれば、シフトパルス発生回
路６は、シフトレジスタ２ｂに対してシフトパル
スを送出し、変化画素検出回路３ｂにおいて変化
画素b₂が検出されたとき、シフトパルスの送出を
停止する。このとき新たな変化画素の絶対アドレ
スＸ（b₂）とＹ（a₁）の相対アドレスＸ（b₂）−Ｙ
（a₁）がＸ（b₂）−Ｙ（a₁）＜０であればパスモード
符号を可変長符号化回路９で符号化する。一方、
Ｘ（b₂）−Ｙ（a₁）≧０で、３≧Ｘ（b₁）−Ｙ（a₁）≧
−
３であれば垂直モード符号を可変長符号化回路９
で発生させる。さらに、Ｘ（b₂）−Ｙ（a₁）≧０で、
Ｘ（b₁）−Ｙ（a₁）＜−３のときは、前述した方法で
水平モードを発生させる。このように、各モード
いずれかで符号化した後、計数回路５ａ，５ｂの
いずれかの値をシフトパルス発生回路６の内部に
あるレジスタにラツチし新しい起点画素a₀を決定
し、つぎの変化画素の検出を行う。このとき例え
ば第７図の状態である場合、参照ライン上の新し
い変化画素b₁を検出するためにシフトパルス発生
回路６は、シフトレジスタ２ｂに対してシフトパ
ルスを８パルス送出する必要がある。したがつて
計数回路５ａからのアドレスにより、過去の変化
画素b₂が新しい起点画素a₀の左にあることがわか
つているにもかかわらず、計数回路５ｂのアドレ
スを新しい起点画素a₀の直上にある参照ライン上
の画素のアドレスまで移動するためには、シフト
パルス発生回路６はシフトレジスタ２ｂに対して
シフトパルスを５パルス送出せざるをえない。こ
のように、１ライン分の参照ライン上の変化画素
を検出し処理するためには１ライン全画素分を完
全にシフトするだけの時間が毎ラインかかること
は明らかである。このような不都合はシフトレジ
スタを用いるかぎり改善することはできない。 以上のような２次元符号化は、TTLなどのラ
ンダムロジツクと符号テーブルが書き込まれた読
み出し専用メモリ（以下、ROMと略す）を組み
合わせた回路でもまたマイクロプロセツサを用い
たフアームウエア回路でも行うことができる。し
かしながらたとえば48KBPSといつた加入電話回
線よりはるかに高速なデータ伝送路を利用する場
合には、現在のマイクロプロセツサを用いたフア
ームウエア回路では処理速度が遅く、回線を有効
に使用することができない。高速なデータ伝送路
を利用する場合はTTLなどのランダムロジツク
と符号テーブルが書き込まれたROMを組み合わ
せた回路が有効である。また入出力装置として
A41枚あたり２〜３秒で処理可能なCCDスキヤナ
ーやレーザプリンタを利用する場合にも入出力装
置の高速性を阻害しない、TTLなどのランダム
ロジツクと符号テーブルが書き込まれたROMを
組ま合わせた回路が有効である。 本発明では、上述したような高速なデータ伝送
路及高速な入出力装置を利用するのに適したフア
クシミリの符号化回路を入力バツフアに２ライン
分のラインメモリを有し、符号化ラインの書込み
用ラインメモリのアドレス値を参照ラインの読み
出し用ラインメモリのアドレスカウンタにロード
することにより参照ラインの変化画素検出を高速
化することによつて達成している。以下本発明の
一実施例を図面を参照して詳細に説明する。 第８図は本発明による符号化回路の一実施例の
構成を示したブロツク図である。第８図におい
て、１１はアドレス制御可能なメモリであつて、
現在符号化されている画信号が蓄積されており、
読出しクロツクによつてアドレスが制御されて１
画素ずつ画信号を送出する。１２，１３はメモリ
１１から１画素ずつ送られてきた１走査線分、即
ち１ライン分の画信号を蓄えることができるライ
ンメモリである。１４はメモリ１１から送られて
きた画信号を１画素ずつ受けとり、その画素が直
前の画素と異なつているかどうかを検出する符号
化ライン変化画素検出回路、１５はラインメモリ
１２又は１３に蓄積された参照ラインの画信号を
受けとり、受け取つた画素が直前の画素と異なつ
ているかどうかを検出する参照ライン変化画素検
出回路である。１６は反転ゲートである。１７は
メモリ１１から送られてきた画信号をＲ／Ｗ信号
によつてラインメモリ１２又は１３のどちらかに
送るかを切替えるセレクタ、１８はラインメモリ
１２又は１３に蓄積された参照ラインの画信号を
Ｒ／Ｗ信号によつて選択して参照ライン変化画素
検出回路へ送出するセレクタである。１９，２０
はラインメモリ１２又は１３に読出し又は書込み
アドレスをＲ／Ｗ信号によつて切替えて送出する
セレクタである。これらセレクタ１７，１８，１
９及び２０を制御するＲ／Ｗ信号は１走査線分の
符号化が終了するごとに切替わる。２１はメモリ
１１から送られてくる画信号をセレクタ１７で選
択されたラインメモリ１２又は１３のどちらか一
方のラインメモリにセレクタ１９又は２０を介し
て１画素ずつ書き込む書込みアドレスカウンタ、
２２はセレクタ１９又は２０に選択されたライン
メモリ１２又は１３に蓄積された現在符号化され
ている走査線の直前の走査線、即ち参照ラインの
画信号をセレクタ１８を介して参照ライン変化画
素検出回路１５に読み出す読出しアドレスカウン
タである。上述したセレクタ１７，１８，１９及
び２０はＲ／Ｗ信号によつて互いに関連して制御
される。例えば、セレクタ１７がラインメモリ１
２を選択しているとき、セレクタ１８はラインメ
モリ１３を選択し、セレクタ１９は書込みアドレ
スカウンタ２１から送られてくる書込みアドレス
を選択し、セレクタ２０は読出しアドレスカウン
タ２２から送られてくる読出しアドレスを選択す
る。そして１走査線分の符号化が終了するごとに
Ｒ／Ｗ信号が反転してセレクタ１７，１８，１９
及び２０は全て反対のものを選択する。 また、第８図において、加算器２３は書込みア
ドレスカウンタ２１のアドレスと反転ゲート１６
を介して送られてくる読出しアドレスカウンタ２
２のアドレスとの差を算出して相対アドレスを出
力するものである。アンドゲート２４はメモリ１
１の読出しクロツクを符号化ライン変化画素検出
時又は符号化ラインの有効画素数読出し終了時
（１走査終了時）に禁止するものである。オアゲ
ート２５は書込みアドレスカウンタ２１の動作を
符号化ライン変化画素検出時又は符号化ラインの
有効画素数書込み終了時に禁止するものである。
オアゲート２６は読出しアドレスカウンタ２２の
動作を参照ライン変化画素検出時又は参照ライン
の有効画素数読出し終了時に禁止するものであ
る。比較器２７は加算器２３から送られてくる相
対アドレスの値が４以上、１以上、０、−１以下、
−４以下であるかを判定するものである。セレク
タ２８はラツチアドレスセレクト信号によつて書
込みアドレスカウンタ２１のアドレスと読出しア
ドレスカウンタ２２のアドレスとを切り換えるも
のである。アドレスラツチ２９はアドレスラツチ
信号によつてセレクタ２８で選択されたアドレス
をラツチするものである。反転ゲート３０はアド
レスラツチ２９がラツチしているアドレスを反転
するものである。加算器３１はランレングスを算
出するものである。モード制御回路３２は、比較
器２７からの信号を用いてモデイフアイドリード
符号化方式の符号化モード、すなわち垂直、水
平、パスの各モード及びEOLを判定して符号化
要求信号を発生し、また各種の制御信号を発生す
る回路である。符号化制御回路３３はモード符号
及びEOL符号を送出するために各種の制御パル
スを発生する回路である。セレクタ３４はモード
制御回路から出力される符号化モード2bitと垂直
モード時の相対アドレス4bit、水平モード時のラ
ンレングス下位6bit及び水平モード時のランレン
グス上位6bitの３種の信号を符号化制御回路３３
からの制御信号によつて切替えるものである。
ROM３５はセレクタ３４からの出力信号を受け
て符号化制御回路３３の制御信号によりモード符
号及びそのモード符号の符号長を発生するもので
ある。シフトレジスタ３６はROM３５から送ら
れてくるパラレルのモード符号をシリアルのモー
ド符号に変換して送出するものである。カウンタ
３７はROM３５から送られてくるモード符号の
符号長を計測してシフトレジスタ３６がシリアル
のモード符号の送出を完了したことを符号化制御
回路３３に通知するものである。 第９図ａ，ｂ，ｃは第８図のモード制御回路の
動作フローを示すフローチヤートである。以下第
８図及び第９図ａ，ｂ，ｃを参照してモード制御
回路の動作について説明する。 まず、１ラインの始めにアドレスクリアのパル
スを発生することにより、書込みアドレスカウン
タ２１と読出しアドレスカウンタ２２のアドレス
を“０”にすると共に符号化ライン変化画素検出
回路１４と参照ライン変化画素検出回路１５に基
準画素として白画素を設定する。次に、符号化制
御回路３３に対するモード信号をEOLに設定し、
符号送出要求信号をオンにする。符号化制御回路
３３からの符号送出応答信号がオンになると、符
号化ライン変化画素要求信号と参照ライン変化画
素要求信号とをオンにし、書込みアドレスカウン
タ２１と読出しアドレスカウンタ２２とを動作さ
せると共にメモリ１１から画信号を読み出す。符
号化ライン変化画素検出回路１４はメモリ１１か
ら１画素ずつ送られてくる画信号をその画素が直
前の画素と異なつているかどうかを調べ、直前の
画素と異なつている場合、符号化ライン変化画素
検出信号をオンにしてモード制御回路３２に通知
すると共に書込みアドレスカウンタ２１の動作を
中止しメモリ１１の画信号の読出しを中止する。
また、参照ライン変化画素検出回路１５も同様に
読出しアドレスカウンタ２２によつて１画素ずつ
読出された画信号をその画素が直前の画素と異な
つているかどうかを調べ、直前の画素と異なつて
いる場合、参照ライン変化画素検出信号をオンに
してモード制御回路３２に通知すると共に読出し
アドレスカウンタ２２の動作を中止する。このと
き変化画素検出信号がオンになる前にライン終了
信号がオンになつた場合、その時点で変化画素が
検出されたと見なして次の動作へ移る。モード制
御回路３２は符号化ライン変化画素検出信号（又
は符号化ライン終了信号）と参照ライン変化画素
検出信号（又は参照ライン終了信号）の両者がオ
ンになつた時点で、比較器２７の出力信号を調べ
る。このとき書込みアドレスカウンタ２１のアド
レスＹ（a₁）と読出しアドレスカウンタ２２のア
ドレスＸ（b₁）を比較した結果が、Ｙ（a₁）−Ｘ
（b₁）＞３又は、３≧Ｙ（a₁）−Ｘ（b₁）≧−３のと
き、すなわちＹ（a₁）−Ｘ（b₁）≧−３の第９図ａの
状態のときは、モード制御回路３２の内部に設
けられたフリツプフロツプに比較器２７の出力信
号を記憶するとともに、参照ライン変化画素要求
信号をオンにして読出しアドレスカウンタ２２を
動作させ、参照ライン変化画素検出回路１５から
の参照ライン変化画素検出信号がオン（又は参照
ライン終了信号がオン）になつた時点で、比較器
２７の出力信号を調べる。このときＹ（a₁）−Ｘ
（b₂）＞０の第９図ａの状態のときは、パスモー
ドと判定して符号化制御回路３３に対しモード信
号をパスモードに設定し、符号送出要求信号をオ
ンにする。符号化制御回路３３からの符号送出応
答信号がオンになると、次の符号化に備えてラツ
チアドレスセレクト信号によりセレクタ２８を読
出しアドレス側に切替え、この読出しアドレスＸ
（b₂）を新しい起点画素a₀のアドレスとしてアド
レスラツチ信号によつてアドレスラツチ２９にラ
ツチする。その後モード制御回路３２は参照ライ
ン変化画素検出信号をオンにして第９図ａの状態
に戻る。 一方、Ｙ（a₁）−Ｘ（b₁）≧−３の第９図ａの状態
から、参照ライン変化画素要求信号をオンにし
て読出しアドレスカウンタ２２を動作させ、参照
ライン変化画素検出回路１５からの参照ライン変
化画素検出信号がオン（又は参照ライン終了信号
がオン）になつた時点で、比較器２７の出力信号
を調べ、比較器２７の出力信号を調べた結果Ｙ
（a₁）−Ｘ（b₂）≦０の第９図ａの状態に移つたと
きは、前述したモード制御回路３２の内部のフリ
ツプフロツプに記憶された信号を調べ、Ｙ（a₁）−
Ｘ（b₁）＞３のとき、水平モードであると判定して
符号化制御回路３３に対しモード信号を水平モー
ドに設定し、第９図ｂに移つて符号送出要求信号
をオンにする。第９図ｂを参照すると、符号化制
御回路３３は水平モード符号（第１表の‘001'）
及びa₀a₁のランレングス符号（第１表のＭ
（a₀a₁））のデータロードが完了すると、符号送出
応答信号をオンにする。符号送出応答信号がオン
になると、モード制御回路３２はラツチアドレス
セレクト信号によりセレクタ２８を書込みアドレ
ス側に切替え、この書込みアドレスＹ（a₁）をア
ドレスラツチ信号によつてアドレスラツチ２９に
ラツチする。つぎに符号化ライン変化画素要求信
号をオンにして、メモリ１１から画信号を読み出
すと共に書込みアドレスカウンタ２１を動作させ
る。符号化ライン変化画素検出回路１４からの符
号化ライン変化画素検出信号がオン（又は符号化
ライン終了信号がオン）になると、モード制御回
路３２は符号化制御回路３３に対して符号送出要
求信号をオンにし、a₁a₂のランレングスの符号化
（第１表のＭ（a₁a₂））を要求する。符号化制御回
路３３からの符号送出応答信号がオンになると、
次の符号化に備えて、ラツチアドレスセレクト信
号によりセレクタ２８を書込みアドレス側に切替
え、この書込みアドレスＹ（a₂）を新しい起点画
素a₀のアドレスとしてアドレスラツチ信号によつ
てアドレスラツチ２９にラツチする。その後第９
図ａの状態へ移る。第９図ａを参照すると、次
にモード制御回路３２は比較器２７の出力信号を
調べ、Ｙ（a₂）−Ｘ（b₂）≦０の第９図ａの状態の
ときは第９図ａの状態に移る。一方Ｙ（a₂）−Ｘ
（b₂）＞０の第９図ａの状態のときは、参照アド
レスロード信号によつて、書込みアドレスカウン
タ２１のアドレスＹ（a₂）を読出しアドレスカウ
ンタ２２にロードすると共に参照ライン変化画素
検出回路１５に符号化ライン変化画素検出回路１
４から基準色をロードし、参照ライン上の次の変
化画素の検出に備える。その後第９図ａの状態
に移る。 ここで、第９図ａの状態の後で比較器２７の
出力信号を調べ、Ｙ（a₂）−Ｘ（b₂）＞０、即ち符号
化ラインの変化画素a₂の位置を示す書込みアドレ
スカウンタ２１のアドレスＹ（a₂）が参照ライン
の変化画素b₂の位置を示す読出しアドレスカウン
タ２２のアドレスＸ（b₂）よりも大きいときは、
書込みアドレスカウンタ２１のアドレスＹ（a₂）
を読出しアドレスカウンタ２２にロードするの
で、従来のシフトレジスタによつて参照ラインの
画信号を１画素ずつシフトして読み出す方式よ
り、参照ラインの変化画素を検出する処理時間が
短縮される。 第９図ａの状態では、符号化ライン終了信号
を調べ、この信号がオンのときは第９図ａの状態
に移つて次のラインの符号化を開始し、信号が
オフのときは第９図ａの状態に移る。 一方、Ｙ（a₁）−Ｘ（b₁）≧−３の第９図ａの状態
から、前述と同様の動作をし、Ｙ（a₁）−Ｘ（b₂）
≦０の第９図ａの状態に移り、モード制御回路
３２の内部のフリツプフロツプに記憶された信号
を調べ、３≧Ｙ（a₁）−Ｘ（b₁）≧−３の第９図ａの
状態のとき、モード制御回路３２は、垂直モー
ドであると判定して符号化制御回路３３に対して
モード信号を垂直モードに設定し、符号送出要求
信号をオンにする。符号化制御回路３３から符号
送出応答信号がオンになると、次の符号化に備え
て、ラツチアドレスセレクト信号によりセレクタ
２８を書込みアドレス側に切替え、この書込みア
ドレスＹ（a₁）を新しい起点画素a₀のアドレスと
してアドレスラツチ信号によつてアドレスラツチ
２９にラツチする。次に、モード制御回路３２は
符号化ライン変化画素要求信号をオンにして第９
図ａの状態に移る。 また、第９図ａの状態にあつて、モード制御
回路３２が符号化ライン変化画素要求信号と参照
ライン変化画素要求信号とをオンにした後、第９
図ａの状態から相対アドレス解析において比較
器２７の出力信号を調べた結果Ｙ（a₁）−Ｘ（b₁）＜
−３の第９図ａの状態に移つたとき、モード制
御回路３２は、水平モードであると判定して符号
化制御回路３３に対してモード信号を水平モード
に設定し、第９図ｃに移つて符号送出要求信号を
オンにする。第９図ｃを参照すると、第９図ｂで
説明したのと同様の動作をするのでここでは説明
を省略する。第９図ｃの動作を終えると第９図ａ
のの状態に移る。第９図ａを参照すると、次に
モード制御回路３２は比較器２７の出力信号を調
べ、Ｙ（a₂）−Ｘ（b₁）≧０の第９図ａの状態のと
きは、参照アドレスロード信号によつて、書込み
アドレスカウンタ２１のアドレスＹ（a₂）を読出
しアドレスカウンタ２２にロードすると共に参照
ライン変化画素検出回路１５に符号化ライン変化
画素検出回路１４から基準色をロードし、参照ラ
イン上の次の変化画素の検出に備える。その後第
９図ａの状態に戻る。一方、モード制御回路３
２が比較器２７の出力信号を調べたときにＹ（a₂）
−Ｘ（b₁）＜０の第９図ａのの状態のとき、モー
ド制御回路３２は符号化ライン変化画素要求信号
をオンにして第９図ａの状態に移る。 なお、参照ライン変化画素検出回路１５は、参
照アドレスロード信号によつて符号化ライン変化
画素検出回路１４から基準色をロードし、参照ラ
イン上の次の変化画素を検出する場合、単に受け
とつた画素が直前の画素と異なつているかどうか
を検出する、例えば、排他的論理和回路によつて
検出するのではなく、ロードされた基準色とその
基準色をロードする時点の参照ラインの色とを参
照して、符号化ラインの新しい起点画素a₀より右
でa₀と反対の色を持つ参照ラインの最初の変化画
素を検出するのは言うまでもない。 第１０図は第８図の符号化制御回路の動作フロ
ーを示すフローチヤートである。以下第８図及び
第１０図を参照して符号化制御回路の動作につい
て説明する。 初め符号化制御回路３３は、モード制御回路３
１からの符号送出要求信号がオンになるのを待つ
ている（状態）。符号送出要求信号がオンにな
るとRL／モード信号をモードに設定し、セレク
タ３４がモード制御回路３２からのモード信号
EOL，Ｖ，Ｈ，Ｐ及び加算器２３からの相対ア
ドレス値を選択するようにする。つぎに前回、シ
フトレジスタ３６にデータロードしたデータが送
出終了しているか否かを調べ、終了していなけれ
ば符号送出終了信号がオンになるのを待つ（状態
）。符号送出が終了していれば、今回のROM
３５からの出力信号をシフトレジスタ３６及びカ
ウンタ３７にロードするために、データロード信
号をオンにする（状態）。ここで、シフトレジ
スタ３６は、データロードされるとそのデータを
並列直列変換し、送出する。またカウンタ３７は
符号長を計測し、データ送出が完了すると符号化
制御回路３３に符号送出終了を通知する。 つぎに符号化制御回路３３はモード制御回路３
２からのモード信号EOL，Ｖ，Ｐ，Ｈを解析し、
パスモードＰ（状態）、垂直モードＶ（状態）、
EOLモード（状態）の時は、直ちに符号送出
応答信号をオンし、符号送出要求信号待ちとな
る。水平モードＨ（状態）の時は、水平モード
信号（第１素の“001”）送出後、符号送出終了信
号がオンになるのを待ち（状態）符号送出が終
了していれば、RL／モード信号をRLに設定し、
つぎに加算器３１から出力されるランレングスを
解析し（状態）、ランレングスが64以上（状態
）であればＭ／Ｔ信号をＭすなわちメイクアツ
プに設定する。またランレングスの“色”もＢ／
Ｗ信号によつて設定する。つぎにデータロード信
号をオンにしてROM３５の出力をシフトレジス
タ３６及びカウンタ３７にセツトし、データ送出
を行う。そして符号送出終了信号がオンになるの
を待ち（状態）、符号送出終了信号がオン（状
態）になつたら、Ｍ／Ｔ信号をＴすなわちター
ミネイトに設定し同様のことを行う。これにより
a₀a₁のランレングスが送出される。一方、ランレ
ングスを解析し（状態）、ランレングスが63以
下（状態）のばあいはターミネイト符号のみを
送出する。ターミネイト符号をデータロードした
後、モード制御回路３２に対して符号送出応答信
号をオンにし、モード制御回路３２からの符号送
出要求信号がオンになるのを待つ（状態）。モ
ード制御回路３２が_{1 2}に対応するランレングス
を設定すると、モード制御回路３２は符号制御回
路３３に対して符号送出要求信号をオンするの
で、同様な手順でデータ送出を行ない、符号送出
要求信号待ち（状態）となる。 なお、上記実施例ではモデイフアイドリード符
号化方式について説明したが、本発明はこれに限
定されるものではなく、他の２次元逐次処理相対
アドレス符号化方式にも適用可能である。 以上説明したように、本発明によれば、例え
ば、モデイフアイドリード符号化方式の符号化回
路において、新しい起点画素a₀のアドレスを示す
書込みアドレスカウンタのアドレスよりその時点
で参照ライン上の過去の変化画素のアドレスを示
す読み出しアドレスカウンタのアドレスが左側に
あることを検出する時、読み出しアドレスカウン
タ（参照画素用）に書込みアドレスカウンタ（符
号化画素用）のアドレス値をロードするように構
成したので、高速処理が可能となるという効果が
ある。

【図面の簡単な説明】

第１図は本発明が適用され得るデータ圧縮方式
の変化画素の説明図、第２図はモデイフアイドリ
ード符号化のパスモード、第３図はモデイフアイ
ドリード符号化のパスモードとならない例、第４
図はモデイフアイドリード符号化の垂直モードと
水平モード、第５図はモデイフアイドリード符号
化の流れ図、第６図はモデイフアイドリード符号
化方式の従来の符号化回路の構成を示したブロツ
ク図、第７図はデータ圧縮方式の変化画素の説明
図、第８図は本発明による符号化回路の一実施例
の構成を示したブロツク図、第９図は第８図中の
モード制御回路の動作流れ図、第１０図は第８図
中の符号制御回路の動作流れ図である。 １…メモリ、２ａ，２ｂ…シフトレジスタ、３
ａ，３ｂ…変化画素検出回路、４…ランレングス
計数回路、５ａ，５ｂ…計数回路、６…シフトパ
ルス発生回路、７…レジスタ、８…ゲート、９…
可変長符号化回路、１０…出力端子、１１…メモ
リ、１２，１３…ラインメモリ、１４…符号化ラ
イン変化画素検出回路、１５…参照ライン変化画
素検出回路、１６…反転器、１７，１８，１９，
２０…セレクタ、２１…書込みアドレスカウン
タ、２２…読出しアドレスカウンタ、２３…加算
器、２４…アンドゲート、２５，２６…オアゲー
ト、２７…比較器、２８…セレクタ、２９…アド
レスラツチ、３０…反転器、３１…加算器、３２
…モード制御回路、３３…符号化制御回路、３４
…セレクタ、３５…ROM、３６…シフトレジス
タ、３７…カウンタ、３８…参照ライン終了検出
器、３９…符号化ライン終了検出器。

Claims (1)

【特許請求の範囲】
1. １ 現在符号化されている走査線の第１の変化画
   素の位置と前記現在符号化されている走査線の直
   前の走査線の第２の変化画素の位置との相対関係
   を逐次利用して符号化するフアクシミリの符号化
   回路において、前記現在符号化されている走査線
   の画信号が蓄積されたアドレス制御可能なメモリ
   と、該アドレス制御可能なメモリからの１走査線
   分の画信号を１走査線上の符号化が終了するごと
   に交互に切替えて蓄える２本のラインメモリと、
   前記アドレス制御可能なメモリから送られてくる
   画信号を１画素ずつ一方の前記ラインメモリに書
   き込む書込みアドレスカウンタと、他方の前記ラ
   インメモリから前記書込みアドレスカウンタによ
   つて書き込まれた前記直前の走査線の画信号を読
   み出す読出しアドレスカウンタと、前記２本のラ
   インメモリに対する前記書込み及び読出しアドレ
   スカウンタによる書込み及び読出しを１走査線上
   の符号化が終了するごとに交互に切替えるセレク
   タと、前記アドレス制御可能なメモリから１画素
   ずつ送られてくる画信号をチエツクして前記第１
   の変化画素を検出する回路と、前記読出しアドレ
   スカウンタによつて読み出された画信号をチエツ
   クして前記第２の変化画素を検出する回路と、前
   記第１の変化画素の位置を示す前記書込みアドレ
   スカウンタのアドレスと前記第２の変化画素の位
   置を示す前記読出しアドレスカウンタのアドレス
   とを比較して相対アドレスを出力する手段と、該
   相対アドレスを受けて予め定められた条件を満た
   したときに前記書込みアドレスカウンタのアドレ
   スを前記読出しアドレスカウンタにロードする手
   段とを有することを特徴とするフアクシミリの符
   号化回路。