JPH01300692A - テレビジョン映像信号の雑音低減回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（産業上の利用分野） 本発明は、高画質テレビジョン受像機などに利用される
テレビジョン映像信号の雑音低減回路に関するものであ
る。 （従来の技術） 現在開発が進められている高画質（ＩＤＴν、εＤＴＶ
）テレビジョン受像機は、ＮＴＳＣなどの標準方式のテ
レビジョン映像信号を一部ディジタル映像信号に変換し
、Ｙ／Ｃ分離に加えて、雑音低減、輪郭補償、走査線補
間など各種の画質改善処理を施したのちアナログ映像信
号に戻して表示部に供給するように構成されている。 上記画質改善処理の一つであるフレーム間差信号を利用
する雑音低減処理は、次のような原理に基づいて行われ
る。すなわち、フレーム間の差信号には映像信号に不規
則に重畳される雑音成分と表示画面上の動きによる成分
とが含まれる。このフレーム間差信号は小さくなるほど
雑音成分である確率が高くなり、大きくなるほど動き成
分である確率が高くなる。そこで、フレーム間差信号が
小さな範囲ではこれに大きな重み付けを行い、大きくな
るほど小さな重み付けをした重み付は差信号を雑音成分
と見做し、これを原映像信号から減算することによって
映像信号に不規則に重畳される雑音成分を低減している
。上述のようなフレー−ム間差信号を利用する雑音低減
回路は、第９図に示すように減算器９１，９２．１フレ
ーム遅延メモリ９３、クロマインバータ９４及び雑音識
別部５から構成されるか、又は第１０図に示すように減
算器９１．９２．２フレーム遅延メモリ９６及び雑音識
別部９５から構成される。 ＮＴＳＣ方式の映像信号に含まれる色信号の位相は隣接
フレーム間で反転している。このため、第９図の構成で
はｌフレーム遅延メモリ９３から出力される１フレーム
前の映像信号中の色信号の位相が入力端子ＩＮから減算
器９１の加算側入力端子に供給される原映像信号中の色
信号の位相と逆相となる。そこで、第９図の構成では、
１フレーム遅延メモリ９３から出力される映像信号中の
色信号の位相を反転させて減算器９１の減算側入力端子
に供給するためのクロマインバータ９４が設置される。 一方、第１０図の構成では、２フレーム遅延メモリ９３
から出力される２フレーム前の映像信号中の色信号の位
相は、減算器９１の加算入力端子に供給される原映像信
号中の色信号の位相と一致するので、クロマインバータ
は不要である。 第９図と第１０図中の雑音識別部９５は、減算器９１か
ら供給される１フレーム間差信号又は２フレーム間差信
号のそれぞれに前述したような重み付けを行うことによ
り雑音成分を識別し、減算器９２の減算側入力端子に供
給する。 （発明が解決しようとする課題） クロマインバータの処理に伴う画質の劣化を避けたい場
合などには、第１０図に示すような２フレーム間差信号
を利用する雑音低減回路が使用される。この雑音低減回
路では２フレーム間の差信号から雑音と動きを識別して
いるので、識別精度が不十分になるという問題がある。 （課題を解決するための手段） 本発明に係わるテレビジョン映像信号の雑音低減回路は
、テレビジョン映像信号を２フレーム分遅延させつつ遅
延途中における４種類の隣接フレーム間差信号を出力す
る遅延・隣接フレーム間差信号作成部と、これら４種類
の隣接フレーム間差信号及び２フレーム間差信号のうち
の最大のものから係数を作成してＺフレーム間差信号に
乗じ、これを映像信号から減算する手段とを備え、雑音
と動きの識別を、簡易な回路で精度良く行うように構成
されている。 以下、本発明の作用を実施例と共に詳細に説明する。 （実施例） 第１図は、本発明の一実施例に係わるテレビジョン映像
信号の雑音低減回路の構成を示すブロック図であり、１
．２は減算器、３は２フレーム遅延・ｌフレーム差信号
生成部、４は係数生成部、５は係数乗算・振幅制限部で
ある。 第１図の入力端子ＩＮに供給されるテレビジョン映像信
号は、減算器２において２フレーム間差信号から生成さ
れた雑音成分による減算を受けることにより雑音低減処
理済みの信号となって出力端子ＯＵＴと２フレーム遅延
・１フレーム差信号生成部３に供給される。この２フレ
ーム遅延・１フレーム差信号生成部３　（以下、単に「
遅延・生成部３」とも称する）に供給される。この遅延
・生成部３を通過した２フレーム前の映像信号は、減算
器１の減算側入力端子に供給される。減算器１の加算側
入力端子には入力端子ＩＮ上の映像信号が供給されてい
る。従って、減算器１の出力端　　　　”子からは２フ
レーム間差信号が出力され、係数乗算・振幅制限部５と
係数生成部４に供給される。 係数生成部４は、遅延・生成部３から受けた４種類のフ
レーム間差信号と減算器ｌから受けた２フレーム間差信
号とに基づき２フレーム間差信号に乗算すべき係数を生
成し、これを係数乗算・振幅制限部５に供給する。係数
乗算・振幅制限部５は減算器１から受けた２フレーム間
差信号に、係数生成部４から受けた係数を乗算し、かつ
振幅制限を施すことにより入力端子ＩＮに出現中の映像
信号から減算すべき雑音成分を生成し、減算器２の減算
側入力端子に供給する。 第１図中の遅延・生成部３は、第２図に示すように、入
力端子１０と出力端子２３との間に縦列接続された２６
２ライン（Ｈ）遅延メモリ１１、１ライン遅延メモリ１
２．２６１ライン遅延メモリ１３、■ライン遅延メモリ
１４．１５．２６１ライン遅延メモリ１６．１ライン遅
延メモリ１７及び２６２ライン遅延メモリ１８と、減算
器１９゜２０．２１．２２とから構成されている。 周知のようにＮＴＳＣ標準方式のテレビジョン映像信号
の１フレームは、インタレース走査に伴い各２６２．５
本の水平走査線を含む奇数フィールドと偶数フィールド
から成り、全部で５２５本の水平走査線を含んでいる。 従って、第２図に示すように、１ラインメモリ１４と１
５の中間に出現中の画素Ａ（０）に着目しこれを基準と
すれば、入力端子ＩＮ上に出現中の画素Ａ（＋１）は画
素Ａ（０）から１フレーム後に画面中の同一箇所に表示
される画素となり、出力端子ＯＵＴ上に出現中の画素Ａ
（−１）は画素Ａ（０）よりもｌフレーム前に画面中の
同一箇所に表示される画素となる。すなわち、画素Ａ　
Ｃ−１）　、Ａ　（０）　、Ａ（＋１）は、第５図中の
Ｘ印で示すように、表示画面中の同一箇所に１フレーム
分の時間をおいて表示される。 これに対して、２６１ラインメモリ１６と１ラインメモ
リ１７の間に出現中の画素Ｂは、第５図の黒丸印で示す
ように、基準の画素Ａ　（０）より２６２ライン前にそ
の半ライン下方に表示される画素となる。また、２６２
ラインメモリ１１と１ラインメモリ１２の間に出現中の
画素Ｂ゛は、第５図の白丸印で示すように、基準の画素
Ａ（０）よりも２６３ライン後にその半ライン下方に表
示される画素となる。更に、■ラインメモリ１７と２６
２ラインメモリ１８の間に出現中の画素Ｃは、第５図の
黒三角印で示すように、基準の画素Ａ（０）より２６３
ライン前にその半ライン上方に表示される画素となる。 また、１ラインメモリ１２と２６１ラインメモリ１３の
間に出現中の画素Ｃ°　は、第５図の白三角印で示すよ
うに、基準の画素Ａ（０）より２６２ライン後にその半
ライン上方に表示される画素となる。 従って、減算器１９から出力される１フレーム間差信号
Ｆ１は第５図のＸ印の点について作成された基準フレー
ムとその１フレーム後のフレーム間差信号となり、減算
器２２から出ノＪされる１フレーム間差信号Ｆ４は第５
図のＸ印の点について作成された基準フレームとその１
フレーム前のフレーム間差信号となる。また、減算器２
０から出力されるフレーム間差信号Ｆ２は第５図の黒と
白の三角印の点について作成されたフレーム間差信号と
なり、減算器２１から出力されるｌフレーム間差信号Ｆ
３は第５図の黒と白の丸印の点について作成されたフレ
ーム間差信号となる。 上記フレーム間差信号Ｆ１〜Ｆ４と、減算器１からの２
フレーム間差信号を受けて係数を生成する第１図の係数
生成部４は、第３図に示すように、重み付は用の係数器
３１３〜４１ｄ、最大値選択回路３２、ローパスフィル
タ３３、絶対値回路３４．３５、最大値選択回路３６、
比較回路３７３〜３７Ｃ５デコーダ３８及び係＠ＲＯＭ
３９から構成されている。 １フレーム間差信号Ｆｌ、Ｆ２．Ｆ３及びＦ４は、係数
器３１ａ、３１ｂ、３１ｃ及び３１ｄのそれぞれによっ
て重み付けが行われる。この際、■フレーム間差信号Ｆ
２とＦ３が第５図の着目画素Ａ（０）から半ライン上下
にずれた点であることを考慮し、これら１フレーム間差
信号への重み付は値はｌフレーム間差信号Ｆ１とＦ４よ
りも小さな値が選択される。また、１フレーム間差信号
Ｆ１とＦ４に関しては、この雑音低減回路が設置される
テレビジョン受像機内で行われるＹ／Ｃ分離が画素Ａ（
０）とＡ（＋１）側との減算で行われる構成であれば１
フレーム間差信号Ｆ１の側に大きな重み付けが行われ、
上記Ｙ／Ｃ分離が画素Ａ（０）とＡ（−１）側との減算
で行われる構成であれば１フレーム間差信号Ｆ４の側に
大きな重み付けが行われる。 重み付けの行われたｌフレーム間差信号Ｆ１〜Ｆ４は最
大値選択回路３２に供給され、最大のものが選択される
。選択された最大値は、色信号を除去するためのローパ
スフィルタ３３を通過したのち、絶対値回路で正極性の
値に変換され、最大値選択回路３６に供給される。一方
、第１図の滅算器１から供給される２フレーム間差信号
Ｆ５は、絶対値回路３５で正極性の値に変換されたのち
最大値選択回路３６に供給される。最大値選択回路３６
で選択された、１フレーム間又は２フレーム間差信号中
の最大値は、比較回路３７ａ、３７ｂ及び３７ｃにおい
て、順次増大する３個の基準値α、β及びγのそれぞれ
と比較される。 最大値選択回路３６から出力されるフレーム間差信号の
絶対値の最大値がα未満であれば、比較回路３７２〜３
７Ｃの出力は、第６図の最下段に示すように全てＯとな
り、デコーダ３８は２値信号

〔００〕を出力する。フレ
ーム間差信号の絶対値の最大値がα以上β未満でれば、
比較回路３７ａの出力のみが１となり、デコーダ３８は
２値信号〔０１〕を出力する。フレーム間差信号の絶対
値の最大値がβ以上γ未満であれば、比較回路３７ａと
３７ｂの出力が１となり、デコーダ３８は２値信号〔１
０〕を出力する。フレーム間差信号の絶対値の最大値が
１以上であれば、比較回路３７ａ〜３７Ｃの出力が全て
１となり、デコーダ３８は２値信号〔１１〕を出力する
。 係数ＲＯＭ３９は、上記デコーダ３８からの２値信号を
アドレス入力端子に受け、対応のアドレスに保持中の係
数Ｋｎを出力する。この係数Ｋｎは、第６図に例示する
ように、フレーム間差信号の絶対値がα未満の小さな値
からα、β、γを越えて増大してゆ（につれて、すなわ
ち、静止画の状態から動画の状態に移行するにつれて０
．７５０．０．６２５．０．３７５　、Ｏという具合に
漸次低下してゆ（。 上記係数生成部５から出力される係数Ｋｎと、減算器１
から供給される２フレーム間差信号Ｆ５を受ける第１図
の振幅制限回路５は、第４図に示すように、乗算器４１
、スイッチ４２、符号判別回路４３、絶対値回路４４、
制限値生成回路４５、闇値保持回路４６　ａ、　　４６
　ｂ、　４７　ａ、　　４７　ｂ、比較回路４８ａ、４
８ｂから構成されている。 第１図の減算器１から供給される２フレーム間差信号Ｆ
５は、乗算器４１において第１図の係数生成部５から供
給される係数Ｋｎが乗算され、スイッチ４２の接点■に
供給される。上記２フレーム間差信号は、絶対値回路４
４を経て正極性信号となり比較回路４８ａと４８ｂに供
給され、闇値保持回路４６ａ、４７ａから供給される閾
値Ａｌ。 Ｂｌ　　（Ａｌ＜Ｂｌ）　　と比較される。 ２フレーム間差信号の絶対値が闇値Ａ１未満であれば、
比較回路４８ａ、４８ｂの出力は、第７図の最下段に示
すように全てＯとなりスイッチ４２に切替え信号〔００
〕が供給される。２フレーム間差信号の絶対値が闇値Ａ
１以上Ｂ１未満であれば、比較回路４８ａの出力のみが
１となり、スイッチ４２に切替え信号〔Ｏ１〕が供給さ
れる。 ２フレーム間差信号の絶対値が閾値Ｂ１以上であれば、
比較回路４８ａと４８ｂの出力がいずれも１となり、ス
イッチ４２に切替え信号〔１１〕が供給される。 スイッチ４２は、第７図に示すように、切替え信号が〔
００〕から〔０１〕、〔１１〕と変化するにつれて、接
点！、■、■の順に切り替えられる。スイッチ４２の接
点■には前述のように乗算器４１の出力ＫｎＦ５が供給
されている。また、接点Ｈには、制限値生成回路４５が
闇値Ａ１と符号判別回路４３の判別結果に基づき生成し
た振幅制限値が供給され、接点■にはＯ値が供給されて
いる。 従って、係数乗算・振幅制限部５の出力の絶対値は、第
８図の実線で示すように、２フレーム間差信号Ｆ５の絶
対値が閾値Ａｌに満たない範囲では、Ｆ５の増加につれ
て漸次減少する係数Ｋｎに比例して増加し、闇値Ａ１以
上Ｂ１未満の範囲では振幅制限のための一定値となり、
閾値Ｂ１以上の範囲ではＯとなる。上記闇値Ａ１とＢ１
を、スイッチ４９と５９の切替えによりそれぞれ大きな
閾値Ａ２とＢ２とに変更することにより、第８図の実線
に示す振幅制限特性を点線で示す振幅制限特性に変更す
ることができる。この結果、雑音低減の効果が画質に応
じて調整される。 （発明の効果） 以上詳細に説明したように、本発明に係わるテレビジョ
ン映像信号の雑音低減回路は、テレビジョン映像信号を
２フレーム遅延させる途中で４種類の隣接フレーム間差
信号を生成し、これら４種類の隣接フレーム間差信号と
２フレーム間差信号のうちの最大のものから係数を作成
する構成であるから、雑音と動き検出の識別を簡易な回
路で精度良く行うことができるという効果が奏される。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるテレビジョン映像信
号の雑音低減回路の構成を示すブロック図、第２図は第
１図の２フレーム遅延・１フレーム差信号生成部３の構
成を示すブロック図、第３図は第１図の係数生成部４の
構成を示すブロック図、第４図は第１図の係数乗算・振
幅制限部５の構成を示すブロック図、第５図は第２図の
２フレーム遅延・１フレーム間差信号生成部３の動作を
説明するための概念図、第６図は第３図の係数生成部４
の動作を説明するだめの概念図、第７図と第８図は第４
図の係数乗算・振幅制限部５の動作を説明するための概
念図、第９図と第１Ｏ図は従来の雑音低減回路の構成を
示すブロック図である。 １．２・・・減算器、３・・・２フレーム遅延・１フレ
ーム差信号生成部、４・・・係数生成部、５・・・係数
乗算・振幅制限部。 特許出願人　日本電気ホームエレクトロニクス株式会社

Claims (1)

1. 【特許請求の範囲】 テレビジョン映像信号を２フレーム分遅延させつつこの
   遅延途中における４種類の隣接フレーム間差信号を生成
   して出力する２フレーム遅延・１フレーム間差信号生成
   部と、 これら４種類の１フレーム間差信号及び２フレーム間差
   信号のうちの最大のものから係数を生成して２フレーム
   間差信号に乗じ、これを映像信号から減算する手段とを
   備えたことを特徴とするテレビジョン映像信号の雑音低
   減回路。