JPH043666A - 雑音除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機等で、複合映像信号に含
まれる白色雑音をフレームメモリを用いて除去する雑音
除去回路に関するものである。

従来の技術 近年、フレームメモリを利用した雑音除去回路は、クリ
アビジョン受像機の付加機能の一つとして商品化される
ようになってきた。クリアビジョン受像機では、三次元
Ｙ／Ｃ分離回路や順次走査変換回路にフレームメモリを
具備しているので、そのフレームメモリとの共用により
雑音除去回路を付加しやすいからである。フレーム巡回
型の雑音除去回路を付加したＩ　ＤＴＶの従来文献とし
て、「高画質デジタルテレビ用ＬＳＩの開発Ｊ　１９８
８テレビジョン学会全国大会講演予稿集１５−３今井他
がある。

以下、図面を参照しながら、上述した従来の雑音除去回
路の一例について説明する。第６図は、従来の雑音除去
回路のブロフク図を示すものである。第６図において１
は複合映像信号の入力端子、２は雑音除去された輝度信
号出力端子、３は雑音除去された色差信号を出力する色
差信号出力端子、５は複合映像信号の入力端子１を入力
として変調色信号を抜きとるバンドパスフィルタ、６は
バンドパスフィルタ５の出力を入力として色差信号を復
調する色復調回路、８は減算器、９は減算器８の出力を
５倍する乗算器、１０は乗算器９のＪの値を設定する乗
数設定端子、１１は色復調回路６の出力と乗算器９の出
力との和をとる加算器、１２と１３とは、各々、色差信
号の１フレーム分の記憶容量を持つ１フレームメモリ、
１５は減算器、１６は減算器、１７は減算器１６の出力
をに倍する乗算器、１８は乗算器１７のＫの値を設定す
る乗数設定端子、１９は複合映像信号の入力端子１の入
力と乗算器１７の出力との和をとる加算器、２０は複合
映像信号の１フレーム分の記憶容量を持つ１フレームメ
モリ、２１は減算器、２２は減算器１５．２］の出力を
入力として複合映像信号の入力端子１から入力される信
号のフレーム間相関を検出する動き判定回路、２３は動
き判定回路２２の出力端子で、動き適応型Ｙ／Ｃ分離回
路や、動き適応型順次走査変換回路を制御するための、
動き判定出力端子である。

以上のように構成された雑音除去回路について、以下、
その動作を説明する。

まず、輝度信号用の雑音除去回路の部分から説明する。

減算器１６．乗算器１７．加算器１９が雑音除去用の演
算回路である。雑音除去の利得は、乗数設定端子１８に
より定められる。Ｋ＝Ｏのとき、乗算器１７の出力はＯ
となり、加算器１９の出力及び、輝度信号出力端子２の
出力は複合映像信号の入力端子１の入力に等しくなり、
雑音は除去されない。

Ｋ−％のとき、加算器１９の出力は、１フレームメモリ
２０の出力と複合映像信号の入力端子１の入力との平均
になり、フレーム間で相関のない雑音は２に、フレーム
間で相関のある信号はそのままとなって、輝度信号出力
端子２に出力される。Ｋ−〇〜＋Ａに乗数設定端子１８
の値を選ぶことにより所望の雑音除去量を選択できる。

色信号用の雑音除去回路の動作も輝度信号用の部分と同
様で、減算器８１乗乗算器、加算器１１が雑音除去用の
演算回路である。雑音除去の利得は、乗数設定端子１０
により定められる。輝度信号出力端子２と色差信号出力
端子３とは、動き適応型Ｙ／Ｃ分離回路の入力へと伝え
られる。その動き適応制御を行うのが動き判定回路２２
である。輝度信号の低域成分の動きについては、１フレ
ームメモリ２０の入出力の相関で判定する。すなわち、
減算器２１の出力の低域成分を利用する。輝度信号の高
域成分（約２．５ＭＨｚ以上）の領域の動きについては
、多重されている色信号の影響により、検出に工夫が必
要になる。ＮＴＳＣ方式〇色副搬進波は１フレームで位
相が反転関係にあるため、減算器２１の出力には色成分
がそのまま出力されてしまうからである。そこで、減算
器１５により色信号の２フレーム差（色の１フレーム周
期差）をとる。減算器１５の出力には色成分の動きと共
に、輝度の高域成分の動きがクロスカラーの変化として
含まれる。このように、動き判定回路２２は、減算器１
５２１の出力により、複合映像信号の入力端子ｌから入
力されている映像信号の動き判定を行う。

発明が解決しようとする課題 請求の範囲に対応させて、以下、述べる。

（１）雑音除去用の乗算器の乗数をフレーム間相関に応
じて画素単位で自動的に調整しようとする例がある。こ
れは、すでに「ノイズリデューサ−」テレビジョン学会
誌第３３８第４号（１９７９）高楼等の従来例がある。

この場合問題となるのは、いかにしてフレーム相関を検
出するかである。例えば、輝度信号成分が色信号に混入
することによって生ずるクロスカラーは、フレーム間で
位相が反転しており、単なるフレーム間差では、クロス
カラーは「動き」と判定され、その部分の雑音除去量は
小さく制御されてしまう。

本発明は上記のａｉｍに鑑み、クロスカラーを動きとせ
ず、雑音除去用の演算回路で除去してしまうような雑音
除去回路を、クリアビジョン受像機で安価に提供するも
のである。

（２）雑音除去用の演算回路の利得を複合映像信号に含
まれる雑音量を検出して制御する方法が（１）で述べた
従来文献にある。雑音量（フレーム間相関のなさ）が大
きい場合は、利得を大きめに制御することでＳ／Ｎ改善
度を向上する。色信号用の雑音除去回路の場合、元々、
複合映像信号の高周波成分という雑音成分の多い信号を
低域変換した色信号を扱うので、雑音量が大きい法に判
定されがちになる。したがって動きのある物体で雑音除
去の利得が大きいと、色の尾引きが生じてしまう。

本発明は上記問題点に鑑み、色信号用の雑音除去回路の
雑音検出を正確に行うことを目的とするものである。

（３）クリアビジョン受像機の多機能化として、メモリ
ーを利用した付加機能、たとえば、２画面機能などを構
成することがある。

本発明はこのような時に、現在の雑音除去機能はある程
度保ちつつ、メモリの共用により、コスト上昇は少なく
するような雑音除去回路を提供するものである。

（４）色信号の雑音除去回路の利得を自動制御するため
のフレーム相関の検出も、動き適応型Ｙ／Ｃ分離等のフ
レーム相関の検出も、必要となる信号の取り出し口は異
なるが、別々にこれを構成したのでは、メモリ容量が増
加してしまう。

本発明は上記問題点に鑑み、色信号のフレーム相関を共
通のメモリにより検出する雑音除去回路を提供するもの
である。

（５）色信号の雑音除去回路の出力誌号の時刻に対して
、動き適応型Ｙ／Ｃ分離等のフレーム相関の検出信号の
出力時刻は、演算が多くなる分、遅くなる。動き判定結
果が求まる時刻が遅くなると、例えば、映像信号をフレ
ーム間処理した信号とライン間処理した信号を切り替え
るとき、切り替えられる画素に対応する動き判定信号が
くるまで、映像信号系は待たなければならず、そのため
の遅延回路を各々の信号系に持つ必要がある。この遅延
回路は映像信号の全階調を持つことになるので、回路構
成上の大きな負担になる。

本発明は上記問題に鑑み、動き判定回路に供給するフレ
ーム差信号を、雑音除去回路の映像信号出力に比して、
早く出力することを目的とする。

課題を解決するための手段 上記課題を解決するために本発明の雑音除去回路は、次
の構成を備える。

（１）】フレームメモリを２個直列に接続し、前段の１
フレームメモリの出力をフレーム間演算用の信号とし、
後段のフレームメモリの出力はフレーム相関検出用とし
てフレーム相関検出出力によりフレーム間演算を適応制
御する。

（２）複合映像信号の雑音を検出する回路を設り、この
出力により、複合映像信号から再生した色信号の雑音除
去回路の利得を制御する。

（３）　　フレームメモリを用いた雑音除去回路におい
て、そのフレームメモリを他の機能に使用する時に、メ
モリの入力切替器と、雑音除去回路の利得とを連動して
制御する。

（４）２つのフレームメモリを直列に接続し、雑音除去
回路を構成すると共に、１フレーム相関、２フレーム相
関の検出を行って、動き適応型Ｙ／Ｃ分離分離法順次走
査変換動き適応制御用の動き判定に利用する。

（５）　　フレームメモリを持つ雑音除去回路の演算遅
延時間をクロック周期をＴのｍ倍とするとき、フレーム
相関検出用の減算器への信号を出力する端子との間に、
水平走査期間よりもｍ×Ｔだけ短かい記憶容量を持つラ
インメモリを挿入する。

作用 本発明は上記した構成によって、次のように課題を解決
する。

（１）２フレームメモリを用いたフレーム相関検出によ
り、クロスカラーが生している部分もフレーム相関あり
と判断し、色の雑音除去回路の利得を大きくし、雑音除
去はフレーム間演算で行うためクロスカラーが低減する
。

（２）複合映像信号と色信号との両方に雑音除去回路を
構成する場合に、雑音検出は複合映像信号の系で行うと
、原信号に忠実な検出が行える。この結果に基づき、両
方の雑音検出回路の利得を制御する。

（３）雑音除去用のフレームメモリを他の機能に使用す
る時は、メモリへの入力を切り替えると同時に、雑音除
去回路の利得を０とし、再び雑音除去用として利用する
ときは、雑音除去の利得は０のままメモリの入力を切り
替えて、メモリに−通り書き込んでから利得を上昇する
ような制御を行う。

これにより、メモリの他機能への使用が可能になる。

（４）クリアビジョン受像機において、動き適応型Ｙ／
Ｃ分翻分路回路制御する動き検出及び雑音除去回路のフ
レーム相関検出を、共に、２フレーム間で行い、かつ、
その２フレームメモリを共用することにより、メモリを
増やすことなく、双方で安定した特性が得られる。

（５）　　フレーム相関検出出力を、雑音除去後の映像
信号よりもｍ×Ｔだけ早く出力することが可能になる。

これにより、フレーム相関検出出力後の動き判定の演算
にｍ×Ｔの時間を要しても、映像信号と同時ということ
になり、回路規模を縮小できる。

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の一例の雑音除去回路のブロ
ック図を示すものである。

第１図において、ｌは複合映像信号の入力端子、２は雑
音除去された輝度信号出力端子、３は雑音除去された色
差信号を出力する色差信号出力端子、５は複合映像信号
の入力端子〕を入力として変調色信号を抜きとるバンド
パスフィルタ、６はバンドバスフィルタ５の出力を入力
として色差信号を復調する色復調回路、８は減算器、９
は減算器８の出力を３倍する乗算器、１０は乗算器９の
ｊの値を設定する乗数設定端子、１１は色復調回路６の
出力と乗算器９の出力との和をとる加算器、１２と１３
とは、各々、色差信号の１フレーム分の記憶容量を持つ
１フレームメモリ、１５は減算器、１６は減算器、１７
は減算器１６の出力をに倍する乗算器、１８は乗算器１
７のＫの値を設定する乗数設定端子、１９は複合映像信
号の入力端子１の入力と乗算器１７の出力との和をとる
加算器、２０は複合映像信号の１フレ一４分の記憶容量
を持つ１フレームメモリ、２１は減算器、２２は減算器
１５．２１の出力を入力として複合映像信号の入力端子
１から入力される信号のフレーム相関を検出する動き判
定回路、２３は動き判定回路２２の出力端子で、動き判
定出力端子である。以上は従来例の説明の第６図ですで
に説明したものであり、第６図に対応する同一番号を付
す。

３１は減算器で、色復調回路６の出力と１フレームメモ
リ１３の出力との差をとる。３２は２フレーム相関検出
回路で、減算器３１の出力を入力とする。

３３は加算器、３４は加算器３３の出力ビット数に対応
する個数の２人力ＡＮＤゲート、３５は切替信号入力端
子、３６は入力切替器、３７はメモリ入力端子、３８は
メモリ出力端子で、入力切替器３６の制御端子は切替信
号入力端子３５に、入力端子の一方は】フレームメモ１
月２の出力に、他方はメモリ入力端子３７に、出力は１
フレームメモリ１３の入力にそれぞれ接続されている。

３９はフレーム相関検出回路、４０はＳ／Ｎ検出回路で
、各々、減算器１６の出力を入力とする。４】は加算器
、４２は切替制御回路である。

以上のように構成された雑音除去回路について、以下第
２図〜第５図を参照しながら、その動作について説明す
る。

まず、乗数設定端子１８の値が、複合映像信号の入力端
子１の信号の状態に対応して決められる過程について説
明する。複合映像信号の入力端子１のフレーム間差を取
る減算器１６の出力は、乗算器１７、フレーム相関検出
回路３９．　　Ｓ／Ｎ検出回路４゜の三者に入力されて
いる。基本的には、フレーム相関検出回路３９によりフ
レーム間での信号の差異を検出し、差が大きい場合は、
乗算器１７のＫの値を小さく、又、差が小さい場合は、
Ｋの値を大きくなるよう自動制御する。

次にこのフレーム相関検出回路３９の動作について、第
２図、第３図を参照して説明する。第２図は＼フレーム
相関検出回路３９の動作を説明するためのグラフである
。横軸はフレーム相関検出回路３９の入力で、フレーム
間で相関が強い場合、例えば、雑音のない静止画の映像
信号の場合は、入力値は０に近くなる。それに対して、
フレーム間で差があると、プラスまたはマイナスの値が
入力される。一定収上の大きな値が入力された場合は、
動きのある物体であると考えられ、乗算器１７のＫの値
は０にしたい。これがグラフ中のＡ、Ｂの点である。逆
にいえば、Ａ、Ｂより小さい入力は、雑音と考えられ、
乗算器１７のＫの値を大きくしてゆき、入力０のとき、
Ｋの値を最大とする。

具体的な回路構成例について、第３図のブロック図を参
照して説明する。第３図は、フレーム相関検出回路３９
のブロック図で、５１はその入力端子、５２はその出力
端子であり、各々、減算器１６の出力端子、加算器４１
の入力端子に接続されている。５３は係数器で、雑音制
′ａ感度が所望の値になるよう、入力端子５１から入力
された信号を一定倍する。５４は絶対値回路で、係数器
５３の出力の絶対値をとる。

５５はリミッタ回路で、第２図のＡ、８以上の入力はリ
ミットをかける。５６．５７．５８は比較器で、各各の
比較値は、第２図のＰ、Ｑ、Ｒに示される値とする。５
９は加算器で、比較器５６．５７．５８の出力和をとる
。

以上のように構成されたフレーム相関検出回路３９の動
作について、以下、動作を説明する。リミッタ回路５５
の出力値対加算器５９の出力値について下表にまとめる
。

（以下余白） すなわち、リミッタ回路５５の出力が小さい時は、出力
端子５２の出力値が最大になり、出力が大きい時は、０
になるような回路が、このようにして構成できる。係数
器５３の値や、リミッタ回路５５のリミッタ（ｌ！Ａ、
Ｂの大きさ、そして、比較器５６．５７５８の比較値Ｐ
、Ｑ、Ｒによって、制御感度が可変であり、又、比較器
５６．５７．５８の個数をさらに増やせば、きめ細かな
制御ができる。加算器５９の出力はフレーム相関検出回
路３９の出力であり、Ｓ／Ｎ検出回路４０の出力が０の
ときは、乗算器１７のＫの値に直接対応する。例えば、 低下余白ン といった対応になる。基本的には以上の動作で、乗算器
１７のＫの値は定まるが、テレビ受像機の雑音除去回路
の場合、弱電界で受像時も考慮する必要がある。すなわ
ち、かなりの弱電界、例えば、色が消えている程度の電
界でも音は聞こえるため、受信したい場合がある。この
場合の画面の雑音はかなり強力であり、通常の雑音除去
の設定では、全画面がフレーム相関なしと判定されて、
雑音は除去されない。そこで、そのような場合には、Ｓ
／Ｎ検出回路４０により、乗算器１７のＫの値を底上げ
する。Ｓ／Ｎ検出回路４０の構成については、種種の方
法があるが、本実施例では、減算器１６のフレーム間差
出力の垂直帰線期間部分のデータによる検出とした。Ｓ
／Ｎの良い信号では、垂直帰線期間のフレーム間差は０
となるはずである。０がらのずれを重みづけして、加算
器４１で、フレーム相関検出回路３９の出力に加えるこ
とで、乗算器１７のＫの値の底上げがなされる。以上が
輝度信号に対する雑音除去回路の説明である。

次に、色差信号に対する雑音除去回路の動作について説
明する。入力切替器３６は１フレームメモ１月２の側に
接続されているとして、以下、その動作を説明する。減
算器３１は色差信号のフレーム相関を検出するものであ
る。信号の巡回は従来例と同様ｌフレームで行っている
のに対し、フレーム相関は、２フレーム差で検出してい
る。これは、ＮＴＳＣ方式では複合映像信号の２フレー
ム期間で、色の１フレームを構成しているからである。

減算器３１の出力は２フレーム相関検出回路３２に入力
されている。この内部構成は、すでに説明したフレーム
相関検出回Ｗ！３９と同等のものであり、説明は省略す
る。加算器３３は、すでに説明した加算器４Ｉと同様に
、Ｓ／Ｎが悪い信号に対して乗算器９のＪの値の底上げ
を行うものである。この際に、色復調回路６の出力から
のＳ／Ｎ検出は行わないで、Ｓ／Ｎ検出回路４０の出力
を共用している。

次に、１フレームメモ１月３を、雑音除去以外に使用す
る場合の方法について説明する。すなわち、輝度信号系
は現在の動作のままにしておき、色メモリを、例えば、
２画面テレビ等の用途に流用することが可能である。入
力切替器３６をメモリ入力端子３７の側へ接続すれば、
１フレームメモリ１３は、メモリ入力端子３７とメモリ
出力端子３８を介して独立したメモリーとして使用でき
るが、通常の雑音除去要メモリーと両立させるためには
、工夫が必要になる。これについて、第４図の波形図を
参照して説明する。第４図の波形ａは、切替信号入力端
子３５の波形例で、時刻ｔ０から１．のＨの期間に、１
フレームメモｉ月３を、他の用途で使用する。

この信号は入力切替器３６を直接制御していて、Ｈの時
、入力切替器３６はメモリ入力端子３７に接続される。

切替信号入力端子３５の信号は、切替制御回路４２にも
供給され、その出力波形例が波形すである。時刻ｔ。か
らｔ２の期間りで、この期間、ＡＮＤゲート３４により
、乗算器９のＪの値は０となり、雑音除去動作は行われ
ない。１フレームメモ１月３を他の用途で使用した後、
元の雑音除去用に使用する際は、メモリ内のデータを、
色復調回路６からの信号に書きかえた後にする必要があ
る。

この書き換え期間が時刻ｔ１からｔ２までであり、１フ
レーム期間以上にする。この間に、１フレームメモリ１
３には１フレームメモリ１２を介して、色復調回路６の
出力データーが書き込まれ、この最中は、ＡＮＤゲート
３４により乗算器９は自動制御されない。

最後に、第５図を参照して、信号系のメモリの構成例に
ついて説明する。種々の構成方法があるが、ここでは、
雑音除去後の映像信号よりも、動き検出用の差信号を相
対的に早い時刻に出す方法を示す。仮に両者が同時に出
力されると、動き検出の処理時間に対応する遅延を信号
系に対して付加する必要があり、回路規模が増大してし
まう。

なお、第５図は、第１図の色信号系の部分に対応づけて
説明している。図において、８は減算器、９は乗算器、
１０は乗数設定端子、１１は加算器、１５は減算器で、
以上は第１図で説明した同一番号のものに対応する。６
１は映像信号の入力端子、６２は雑音除去された映像信
号の出力端子、６３は動き判定用のフレーム差出力端子
、６４は遅延回路、６５と６６はラインメモリ、６７と
６８はフレームメモリ、６９はラインメモリである。

以上のように構成された信号系のメモリの動作について
、以下、説明を行う。減算器８．１５．３１の各々の用
途を再度述べると、減算器８は雑音除去の信号巡回用の
もので、映像信号の入力端子６１に対し、１フレーム差
演算を行う。減算器３１は、雑音除去の２フレーム相関
検出用のもので、映像信号の入力端子６１に対し、２フ
レーム差演算を行う。減算器１５は動き検出用で、雑音
除去された信号の２フレーム差演算を行う。さて、遅延
回路６４の遅延量を、ｍＴとする。ただし、Ｔは、デジ
タル回路の基本クロックの周期である。又、ｍは、加算
器８と乗算器９の糸路の信号の遅延量で、加算器１１の
両入力の時刻合わせのためのものである。

加算器１１以降の３つのメモリは、本来の水平遅延量や
１フレーム遅延量からずらしである。ラインメモリ６５
はＨ−ｍＴであり、ラインメモリ６６はＨ＋ｍＴであり
、フレームメモリ６７は、５２３Ｈ−ｍＴである。フレ
ームメモリ６８は５２５　Ｈ、ラインメモリ６９はＨと
、各々、本来の遅延量である。この構成により、減算器
８．１５．３１の入力には、所望のフレーム差信号が供
給されている。

減算器８　：　（ｍＴ）＋　（Ｈ−ｍＴ）　＋（Ｈ＋ｍ
Ｔ）＋　（５２３Ｈ−ｍＴ） ＝５２５Ｈつまり１フレーム差 減算器１５：　　（Ｈ＋ｍＴ）　＋（５２３Ｈ−ｍＴ）
＋　（５２５Ｈ）　＋Ｈ ＝　１０５０　Ｈつまり２フレーム差 減算器３１：減算器８のフレーム差＋（５２５Ｈ）＝　
１０５０　Ｈつまり２フレーム差 さて、ここで工夫したのは、ラインメモリ６５を追加す
ることで、映像信号の出力端子６２の信号よりも、フレ
ーム差出力端子６３の信号が早い時刻に出力されるよう
にしであることである。

映像信号の出力端子６２の映像信号の入力端子６１に対
する時刻は、 （ｍＴ）＋　（Ｈ−ｍＴ）＋　（Ｈ＋ｍＴ）　−２Ｈ＋
ｍＴフレーム差出力端子６３の映像信号の入力端子６１
に対する時刻は、 （ｍＴ）＋　（Ｈ−ｍＴ）＝Ｈ つまり、水平方向にｍＴ分、垂直方向にＩＨ分、フレー
ム差出力端子６３の信号の方が早く、その分、動き信号
の演算処理時間に当てることができる。

なお、映像信号の入力端子６１に入力される信号は色差
信号でなくて、複合映像信号でも、全く同様の効果が得
られるものである。

発明の効果 本発明によれば、次のような効果が得られる。

（１）　２フレームメモリを用いたフレーム相関検出に
より、クロスカラーが生してる部分もフレーム相関あり
と判断して色の雑音除去回路の利得を大きくし、雑音除
去のフレーム巡回演算は１フレーム間で行うため、クロ
スカラーを低減することができる。

（２）複合映像信号と色信号との各々に雑音除去回路を
構成する場合に、Ｓ／Ｎ検出を複合映像信号の側で共通
に行うことで、弱電界信号への対応を、回路規模の増加
を少なくして実現することができる。

（３）雑音除去用のメモリを他の機能に使用する時に、
メモリー切り替えのタイミングを制御してやることによ
り、切り替えの過渡期に雑音除去回路が誤動作するのを
防ぐことができる。

（４）動き適応Ｙ／Ｃ分離用の２フレーム差検出と、雑
音除去回路の２フレーム差検出とを、共通のメモリを利
用して行うことで、メモリ容量を節約することができる
。

（５）　　メモリー構成の工夫により、動き検出用のフ
レーム差出力を、雑音除去後の映像信号よりも早いタイ
ミングで出力してやることにより、次段で映像信号系に
入れる遅延回路量を少なくすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例における雑音除去回路のブロ
ック図、 第２図はフレーム相関検出回路３９の動作を説明するた
めのグラフ、 第３図はフレーム相関検出回路３９の内部回路の一実施
例におけるブロック図、 第４図はメモリ切替動作を説明するための波形図、 第５図は雑音除去用メモリの構成の一実施例を示すブロ
ック図、 第６図は従来例における雑音除去回路のプロ・２り図で
ある。 １・・・・・・複合映像信号の入力端子、２・・・・・
・輝度信号出力端子、３・・・・・・色差信号出力端子
、６・・・・・・色復調回路、８・・・・・・減算器、
９・・・・・・乗算器、１１・・・・・・加算器、１２
・・・・・・１フレームメモリ、１３・・・・・弓フレ
ームメモリ、１５・・・・・・減算器、１６・・・・・
・減算器、１７・・・・・・乗算器、１９・・・・・・
加算器、２０・・・・・弓フレームメモリ、２１・・・
・・・減算器、２２・・・・・・動き検出回路、２３・
・・・・・動き判定出力端子、３１・・・・・・減算器
、３２・・・・・・２フレ一人相関検出回路、３３・・
・・・・加算器、３４・・・・−・ＡＮＤゲート、３５
・・・・・・切替信号入力端子、３６・・・・・・入力
切替器、３７・・・・・・メモリ入力端子、３８・旧・
・メモリ出力端子、３９・・・・・・フレーム相関検出
回路、４ｏ・・・・・・Ｓ／Ｎ検出回路、４１・・・・
・・加算器、４２・・・・・・切替制御回路、６１・・
・・・・映像信号入力端子、６２・・自・・映像信号出
力端子、６３・・・・・・フレーム差出力端子、６４・
・・・・・遅延回路、６５、６６、６９・・・・・・ラ
インメモリ、６７、６８・・・・・・フレームメモリ。 代理人の氏名　弁理士　粟野重孝　はか１名第 図 リミッタ凹’ｈ、５ｓの出力 第 区 ｔ。 １゜ 亡こ

Claims (5)

【特許請求の範囲】
1. （１）映像信号入力端子と、 入力された映像信号の１フレーム期間に相当する記憶量
   を持つ第１のフレームメモリと、 第１のフレームメモリの出力端に接続された第２のフレ
   ームメモリと、 前記入力端子からの映像信号及び第１のフレームメモリ
   の出力信号を入力とし出力端は第１のフレームメモリに
   接続された演算回路と、 前記入力端子からの映像信号及び第２のフレームメモリ
   の出力信号を入力とし出力端は前記演算回路に接続され
   た利得調整回路とを備えたことを特徴とする雑音除去回
   路。
2. （２）複合映像信号の入力端子と、 複合映像信号を入力とし色信号を出力する色復調回路と
   、 色信号のｎフレーム期間に相当する記憶量を持つ色フレ
   ームメモリと、 複合映像信号の１フレーム期間に相当する記憶量を持つ
   輝度フレームメモリと、 前記入力端子からの複合映像信号と輝度フレームメモリ
   の出力信号とを入力とする雑音検出回路と、 前記色復調回路の出力信号及び色フレームメモリの出力
   信号及び雑音検出回路の出力信号を入力とする利得調整
   回路とを備えたことを特徴とする雑音除去回路。
3. （３）映像信号の入力端子と、 入力された映像信号の１フレーム期間以上に相当する記
   憶量を持つフレームメモリと、 前記入力端子からの映像信号及びフレームメモリの出力
   信号とを入力する演算回路と、 前記入力端子からの映像信号及びフレームメモリの出力
   信号を入力とする利得制御回路と、前記フレームメモリ
   の入力端に設けた入力切替器と、 前記利得制御回路の出力信号を入力とし出力は前記演算
   回路に接続された利得切替器と、 切替信号入力端子と、 切替信号入力端子に接続された切替制御回路とを備え、 利得切替器の制御端子は切替制御回路の出力端に、又、
   入力切替器の制御端子は切替信号入力端子におのおの接
   続されたことを特徴とする雑音除去回路。
4. （４）映像信号の入力端子と、 入力された映像信号の１フレーム期間に相当する記憶量
   を持つ第１のフレームメモリと、 第１のフレームメモリの出力端に接続された第２のフレ
   ームメモリと、 前記入力端子からの映像信号及び第１のフレームメモリ
   の出力信号とを入力とし出力端は第１のフレームメモリ
   に接続された演算回路と、 前記入力端子からの映像信号及び第２のフレームメモリ
   の出力信号を入力とし出力端は前記演算回路に接続され
   た利得調整回路と、 前記演算回路の出力信号と第１フレームメモリの出力信
   号との差をとる第１の減算器と、 前記演算回路の出力信号と第２のフレームメモリの出力
   信号との差をとる第２の減算器と、第１の減算器と第２
   の減算器との出力信号を入力とする動き判定回路とを備
   えたことを特徴とする雑音除去回路。
5. （５）前記演算回路をディジタル同期回路で構成し、そ
   の同期クロックの周期Ｔとして、前記演算回路の演算遅
   延時間がｍ×Ｔの場合に、前記演算回路の出力端と第２
   の減算器の入力端との間に、入力された映像信号の水平
   走査期間よりもｍ×Ｔだけ短い記憶容量を持つラインメ
   モリを挿入することを特徴とする請求項４記載の雑音除
   去回路。