JPH0281588A - 動き適応型信号処理回路及びテレビジョン受像機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の第１］用分封〕 本発明はテレビジョン信号の処理回路ζこ力）力）す、
特Ｉこ、静止画処理と動画処理との切り換えを違和感な
く行うことができ、高画質な映像を侍るζこ好適な動き
適応型信号処理回路ｌこ関する。

〔従来の技術〕

ＮＴＳＣ方式で行っているインタレース走査ヲ、受像機
側で走査線を補関し、順次走査信号（こ変換して表示す
るという技術がある。フィールドメモリ８オリ用し、１
フイールド前の走査線信号を用いて補間走査線イぎ号を
作成し、順次走査に変換して表示す眉、ば、横線のエツ
ジ部に生じるラインメリンカそ除去でき、垂直解像度を
改善できる。但し、このフィールド間補間は静止画ｌこ
対して大きな効果が得られるが、動画に対しては、くシ
菌状の二重像を生じるなど、大きな劣化を生じる。

これにたいして、たとえば１フレーム間差信号を基に画
像の動きを検出し、画像の動きが小さいならばフィール
ド間補間を行い、画像の動きが大きいときは伝送された
フィールド内の走査線信号を用いて補間走査線信号を作
成するといった動き適応型の処理が考えられる。この場
合ｌこも、フレーム間で製Ｊき検出を行っているために
、フィールド間で動くような画像の速い動きを挽出する
ことが困難な場合があった。

特開昭６０−２５０９１２号公報にみられる本発明者等
による従来例では、カラーテレビジョン信号のフレーム
間差信号をもとに画像の動きを検出し、この検出動き信
号に対しフィールドメモリヲ用いた時空間処理を行って
制御動き信号を求め、この制御動き信号ζこより動き適
応型信号処理回路を制御している。このような制御動き
信号を用いるこトｆこより、フィールド間で動くような
画像の速い動きＵＪ検出ミスを防ぐようにしている。

本従来例の構成を第８図１こより量率に銃明する。

第８図において、１０１は入力端子、　１０２　、１０
５　。

１１５はフィールドメモリ、　　１０４　、　１０７は
加算回路。

１０５　、１０８　、１１８は係数回路、　１０６　、
１１６はラインメモリ、１０９は動き検出回路、１１０
は減算回路。

１１１は絶対値回路、１１２は変換回路、１１５は時空
間処理回路、　１１４．１１７は最大値回路、１１９は
混合回路、１２０は倍速変換回路、１２１は出力端子で
ある。

入力端子１０１力）ら入力されたインターレース走ｉ　
ＵＪ　ｆ　Ｌ／　ヒション信号は、第１のフィールドメ
モ１Ｊ１０２ｔこ印加される七ともｉこ加算回路１０４
に入力され、第２のフィールドメモリ１０５の出力信号
との平均値を求めることにより、静止画処理用のフィー
ルド間補間走査線信号を係数回路１０５の出力に得てい
る。

第１のフィールドメモリ１０２の出力信号は第２のフィ
ールドメモリ１０５ｆこ供給されるとともｔこ、射１の
ラインメモリ１０６に入力され、加算回路１０７、係数
回路１０８によって、動画処理用のフィールド内補間走
査線信号を得ている。

一方、入力端子１０１からの入力信号と、第２のフィー
ルドメモリ１０３の出力信号とを減算回路１１０１こ供
給し、テレビジョン信号のフレーム間差を求める。フレ
ーム間差の絶対値を絶対値回路１１１によって求め、変
換回路１１２ｆこ供給して検出動き信号を得ている。

第１の最大値回路１１４は挽出動き信号と第１の最大値
回路１１４ｃ／Ｊ出力信号を第１のフィールドメモリ１
１５．第２　（／Ｊラインメモリ１１６．第２の最大値
回路１１７．係数回路１１８によって略１フィールド周
期遅延させた後ｌこα倍（０〈α〈１）した信号との最
大値を求め、制御動き信号を出力する。

混合回路１１９は、係数回路１０５の出方信号と係数回
路１０８の出力信号とを入力し、混合して出力する。こ
の際、混合比は制御動き信号によって制御される。

倍速変換回路１２０は第２のラインメモＩ）１Ｄ６０Ｊ
出力信号を実走査線信号、混合回路１１９の出力信号を
補間走査線信号として入力し、１／２に時間圧縮した後
ζこ、１走査線毎に実走査８１８１間走査線を切換えて
出力するこ七ｆこより、順次走査の信号に変換している
。

〔発明が解決しようとする課題〕

上記従来例における時空間処理回路１１３および混合回
路１１９の特性を、第９図ないし第１１図を用いて説明
する。なお、動き信号は４ビツト、係数回路１０８の係
数αは約０．９として説明する。

動き信号が４ビツトのディジタル信号であることから、
α＝０．９は、入力信号から１ずつ減算する特性で近似
でき、横軸に時間（フィールド数）を、縦軸に制御動き
信号をとって第９図のように表される。この制御動き信
号により、混合回路１１９の混合比は例えば第１０図の
ように制御されるｏしたかつて、横軸にフィールド数を
とると混合比は第１１図のように表される。

このように本従来例では、いったん検出した動き信号を
時空間方向に引き伸ばすことにより、動きの検出ミスを
補正するようにしている。しかしながら第１１図かられ
かるように、８フイ一ルド以上経過したところでは、静
止画処理信号の占める割合か半分以上となっている。し
たがってこの時点では、動画に静止画処理を行ってしま
うことを補正する効果はあまりないと考えられる。

したがって上記従来例では、動き検出ミスの十分な補、
正効果を得るには時空間処理回路１１３での減挾を少な
（せざるをえなかった。このため瘉こ、ノイズ等の影豐
で誤って動きありと検出された場合には、動き信号が減
衰しながら１０フィールド以上も広がっていくことｌこ
なり、不自然な画像となることがあった。

本発明の第１の目的は上記課題を解決し、時空間方向に
動き信号をあまり引き伸ばしすぎることなく、動き恢出
ミスＬＪＪ十分な補正効果が得られた、高画質な動き適
応型信号処理回路を提供することｌこある。

また、本発明（／Ｊ　４２　（／Ｊ目的は、非線形な混
合特性を得る（こあたり、複雑な回路！Ｎ成を必要とし
ない、回路規模θつ小さい非線形混合回路を得ることに
ある。

さらＦこ、本発明ＵＪ　ｉ　３　Ｃ／Ｊ目的は、動き情
報のビット数を削減することにより動き信号変換回路を
簡略化した、回路規模り小さい動き検出回路を得るこさ
にあるＱ 〔課題を解決するための手段〕 上記目的は、以下の手段によって達成される。

（１）テレビジョン信号が入力され、入力されたテレビ
ジョン信号に含まれる画像の動きを検出する動き検出回
路と、動き検出回路で検出した検出動き信号を入力し時
空間処理を行って制御動き信号を作成する時空間処理回
路と、静止画処理信号と動画処理信号とが入力さｎｌこ
の２つの信号の混合比が制御動き信号によって非線形を
こ制御される非線形混合回路とから動き適応型信号処理
回路を構成する。

（２）入力信号を上位あるいは下位方向ヘビットシフト
することによって得た２ｎ　（ｎは整数）で表現される
利得の信号と、これらの信号間の加算および加算停止が
制御動き信号の各ピッ２こより制御される加算制御手段
と、該制御動き信号のあらかじめ定めたビットにより他
の各ビットに対応する利得の信号の加算を停止する加算
停止手段とからなる非線形係数回路により非線形混合回
路を構成する０ （３）入力されたテレビジョン信号の、少なくとも１フ
、レーム周期離れた信号間の差信号をもとに検出した、
画像の動き情報の絶対値を求める絶対値回路と、動き情
報があらかじめ定めておいた値より大きいときはこの値
にクリップするクリップ回路と、動き情報を入力して検
出動き信号を出力する変換回路とから動き検出回路を構
成する。

〔作用〕

動き検出回路は画像のフレーム間差信号をもとに検出動
き信号を算出する。このとき差信号があらかじめ定めて
おいた値より小さいときは静止画であると判定し、差信
号が大きいときは動きがあると判定して、検出動き信号
を出力する。

時空間処理回路は、検出動き信号を入力し、水平・垂直
・時間方向の処理を行って制御動き信号を出力する。こ
のとき、ある画素の動きを求める際に、時空間方向に周
囲の画素の動きを参照することで、画像の速い動きの検
出ミスを防ぐことができる。

非線形混合回路は静止画処理信号と動画処理信号とを入
力し、制御信号に対してこれら２つの信号を非線形に混
合して出力する。このａき、制御動き信号があらかじめ
定めた値より大きいｄきは動画処理信号の混合比を１と
し、制御動き信号があら力１じめ定めた値より小さくな
ったときは混合比を０に近づけるように制御される。

以上イこより、いったん動きを検出した画素は、しばら
く動画処理状態として処理され、その後急速に静止画処
理に戻ることになるため、時空間処理回路での時定数を
あまり長くしすぎることなく、勧き検出ミスの十分な補
正効果を得ることができる。この結果、高画質な動き適
応型信号処理回路を実現することができる。

〔実施例〕

以下、本発明の一実施例を第１図１こより説明する。第
１図において、１は入力端子、２はアナログ・ディジタ
ル変換回路（以下、ＡＤＣと記す）３はフレームメモリ
、４はラインくし型フィルタ回路、５はフレームくし型
フィルタ回路、６は動き検出回路、７は減算回路、８は
低域通過フィルタ回ｗｒ＜以下、ＬＰＦと記す）、９は
クリップ回路、１０は絶対値回路、１１は変換囲路、１
２は時空間処理回路、　１５．１８．２０は最大値回路
、１４は水平処理回路、　１５．２４は係数回路、ｉ６
，２５はフィールドメモリ、　１７．１９．２２はライ
ンメモリ、２１．２６は非線形混合回路、２３は加算回
路、２７は倍速変換回路。

２８はディジタル・アナログ変換回路（以下、ＤＡＣと
記す）、２９は出力端子である。また、３０，３１゜３
２は信号路であるが、説明の都合上、信号路上の信号と
して扱う。

本実施例では、ＮＴＳＣ方式のカラーテレビジョン信号
を入力し、動き適応型の輝度信号・色信号分離（以下、
ＹＣ分離と記す）と動き適応型の走査線補間を行うとし
て、動作８説明する。

入力端子１から入力したカラーテレビジョン信号はＡＤ
Ｃ２へ供給され、ディジタル信号ｔこ変換される。ＡＤ
Ｃ２ｉこおけるサンプリング周波数は、サンプリング定
理より、テレビジョン信号の周波数帯域の２倍以上の値
が必要である。例えば、色副搬送波ｆｓｃの４倍（約１
４ｊＭＨ２）が一般に用いられる。ＡＤＣ２からのテレ
ビジョン信号はフレームメモリ５に供給され、テレビジ
ョン信号の１フレーム周期遅延される。

ラインくし型フィルタ回路４はＡＤＣ２からのテレビジ
ョン信号を入力し、同一フィールド内の垂直方向の相関
性をもとにＹＣ分離を行う。フレーム＜シ型フィルタ回
路５はフレームメモリ３の入力４Ｎ号および出力信号を
入力し、フレーム間の相関性をもとにＹＣ分離を行う。

第１の非線形混合回路２１はラインくし型フィルタ回路
４の出力信号を動画処理信号、フレームくし型フィルタ
回路５の出力信号を静止画処理信号として入力し、第１
の制御動き信号３１により非線形に混合して出力する。

第１の非線形混合回路２１の出力信号を第３のラインメ
モリ２２および加算回路２６に供給し、係数回路２４に
より加舞回路２３の出力信号８１／２倍する。

これにより、動画処理用の補間走査線信号として、ＩＷ
Ｊ−フィールド内の連続した２本の走査線信号の平均値
を係数回路２４の出力に得、これを第２の非線形、四合
回路２６の一方の入力ζこ供給する。

また、第１の非線形混合回路２１の出力信号を第２のフ
ィールドメモリ２５に供給し、２６３　）１　（Ｉ　Ｈ
は１水平走査周期）遅延する。第２のフィールドメモリ
２５の出力信号は静止画処理用の補間走査線信号として
第２の非線形混合回路２６の他方の入力ζこ供給される
。第２の非線形混合回路２６における混合比は第２の制
御動き信号３２により非線形（こ制御される。

倍速変換回路２７は第１の非線形混合回路２１の出力信
号を実走査線信号、第２の非線形混合回路２６の出力信
号を補間走査′ａ倍信号して入力し、１／２に時間圧縮
した後に、１走査線毎に実走ｌ！１：線／補間走査線を
切換えて出力することにより、Ｉｌ’を次走査の信号に
変換している。

一方、減算回路７はフレームメモリ３の入力信号および
出力信号を入力し、フレーム間の差信号を求める。色副
搬送波の位相がフレーム間で反転しているこａから、減
算回路７り出力信号には、画像の動きを表子情報と色信
号とが含まわる。そこで、減算回路７の出力信号をＬＰ
Ｆ８ｆこ供給し、輝度信号の高域部分子こ多重されてい
る色信号を除去することにより、ＬＰＦＢの出力ζこ動
き情報のみを得ている。

ところで、テレビジョン信号は一般暑こ８ビツトで舒子
化される。一方、非線形混合回路２１．２６で（／Ｊ混
合比は１０段階程度擾こ制御すれば、動画と静止画を十
分滑らか（こ切り換えることができるので、動き信号は
４ビット程度あればよい。第２図ｆこ、動き情報と動き
信号との変換特性の一例を示す。

本実施例では動き情報を変換回路１１に入力する前に、
クリップ回路９によりあらかじめ定めた値にクリップし
、その絶対値を求めることにより、後段の変換回路１１
の回路規模の削減を図っている。

た七えば、変換回路１１の変換特性は動き適応型イご号
処理回路の性能を大きく圧右するので、変更の容易さか
らＲＯＭで構成することが考えらｎるが、こＣ１，）　
ＲＯＭ　Ｃｖ入力アドレス数を減らすことができるので
、ＲＯＭの容ｔを削減することができる。

さらに、本実施例では、このクリップ回路９をＬＰＦ８
の後段ｌこ配置するこ七により、（２）路の削減を図っ
ている。通常フィルタ処理を行った後には、演算による
ダイナミックレンジを超えるＥＪ能性を防止するために
、クリップを行う。本実施例でｉｅ、ＬＰＦのクリップ
とクリップ回路９と−Ｅ　−体化して構成するこ（！：
により、回路規模を小さくすることができる。

変換回路１１から出力された検出動き信号６０は、次ζ
こ時空間処理回路１２に入力され、第１の制御動き信号
３１および第２の制御動き信号Ｓ２が作成される。以下
、時空間処理回路１２について動作８説明する。

第１の最大値回路１６は、検出動き信号５０と第２の最
大値回路１８の出力信号とを入力し、いずれか値の大き
い方を選択して出力する０第１の最大値回路１５の出力
信号を水平処理回路１４に入力し、水平方向の処理を行
って、第１の制御動き信号３１を作成する。ここで水平
処理回路１４は水平方向ｉこ周囲の画素の動きを参照す
るようＥこ動作する。たとえば、隣接画素の動き信号の
平均値を求めたり、最大値を求める回路でよい０ 第１の制御動き信号５１を係数回路１５（こ入力し、一
定値を減じた後ｌこ第１のフィールドメモリ１６に供給
し、２６２Ｈ遅延した信号８得る。第１のフィールドメ
モリ１６の出力信号は、第１のラインメモリ１７と第２
の最大値回路１８に供給される。第２の最大値回路１８
は第１のラインメモリ１７から出力される２６３Ｈ遅延
した信号と、第１のフィールドメモリ１６カ）ら出力さ
れる２６２Ｈ遅延した信号とのいずれ力）大きい方を選
択して出力する。

一方、水平処理回路１４の出力信号は第２のラインメモ
リ１９と第５の最大値回路２０に供給される。

第３　Ｃｖ最大値回路２０は、第２のラインメモリ１９
の出力信号と水平処理回路１４の出力信号すなわち第１
の制御動き信号５１とを入力し、いずれ力）大きい方を
選択して出力することにより、第２の制御動き信号５２
を作成している。

ここで、係数回路１５において、減じらｎる一定値を２
と設定するならば、時空間処理回路１２により、時間（
フィールド数）と制御動き信号との関係は一第、３図の
ようｌこなる。

次に、第１．第２の非線形混合回路２１．２６の一構成
例を第４図により続開Ｔる。第４図（こおいて３４は減
算回路、６５は係数回路、　５６．５７．３８はゲート
回路、　５９．４０．４２は加算回路、４１は選択回路
である。

第４図１こおける実施例では、動画処理信号の混合比を
Ｍ（０≦Ｍ≦１）としたａき、動画処理信号ａ静止画処
理信号との混合を、（１）式により行っている。さらに
、本実施例では、（１）式は（２）式のように表現でき
ることを利用し、係数回路が１個だけｔこなるようｆこ
している。

出力＝ＭＸ動画＋（１−Ｍ）Ｘ静止画　　（１）＝　Ｍ
　Ｘ　（ｆ＠画一静止画）十静止画　　（２）減算回路
３４ｆこおいて、動画処理信号から静止画処理信号が減
じられ、その出力が係数回路３５ｆこ供給さｎる。係数
回路３５は、選択回路とゲート回路および加算回路から
構成され、減算回路３４の出力信号は選択回路４１の一
方の入力に供給される。−方、減算回路６４の出力信号
８１ビット下位ヘシフトした信号すなわち１／２倍した
信号は第１のゲート回路５６に供給される。同様に、減
算回路６４の出力信号８２ビット下位ヘシフトした信号
および６ビット下位ヘシフトした信号は、それぞれ第２
゜第３のゲート回路５７．３８に供給される。ここで、
第５のゲート回路は制御動き信号の最下位ビットζこよ
ってオン・オフされる。同様Ｉこ、第２．第１のゲート
回路は制御動き信号の最下位から２番目のビットおよび
５番目のビットによりオン・オフされる。

加算回路３９は、第６のゲート回路３８の出力信号と第
２のゲート回路３７の出力信号とを入力して加算する。

また、加算回路４０は、加算回路５９の出カイぎ号と第
１のゲート回路３６の出力信号とを加算して出力する。

加算回路４０の出力信号は、選択回路４１の他方の入力
に供給される０選択回路４１は、制御動き信号の最上位
ビットが１のときは減算回路５４の出力信号を選択し、
制御動き信号の最上位ビットが０のときは加算回路４０
の出力信号を選択するようｌこ拗作する。その後、選択
回路４１の出力信号と静止画処理信号ｅ！：８加算回路
４２において加算することにより、静止画処理信号お動
画処理信号との混合出力８得ている。

このように本実施例では、係数回路３５の係数が０／８
から８／８までの９段階に変化するようｌこ設定してい
る。こｎは、ｎＡで表現できる係数が、入力信号を単ｆ
こビットシフトした信号を組合せることにより、容易に
実現できることによる。たとえば、３７８という係数は
、入力信号を２ビツト下位にシフトした信号と、入力信
号を３ビツト下位にシフトした信号との加算により実現
できる。

さらに、本実施例における係数回路５５では、入力信号
をビットシフトした信号を互いに加算することを停止す
る手段として、制御動き信号の谷ビットヲ用い、上記（
／Ｊビットシフトした信号をゲートすることにより、非
線形特性が得らｎるようにしている。

第５図−こ、４ビツトの制御動き信号により、混合比が
非線形に変化する特性図を示す。制御動き信号が小さく
、最上位ビットが０のときは、混合回路の混合比は直線
的に変化する。一方、制御動き信号か８以上のときは、
最上位ビットが１となり、混合比は１１こ固定される。

以上のようｌこ本実施例では、制御動き信号を混合回路
に加える前にあら力１じめクリップする手段を会費とせ
ず、間車な回路構成ｔこより、非線形Ｏｖ混合特性を実
現することができる。

第６図１こ本実施例における時間（フィールド数）と混
合比との関係を示す。第１１図で説明した従来例におけ
る時間と混合北上の特、性と比較すると、経過時間が少
ないとき（ま混合比を１１こ保持するととも（こ、後半
急速に減衰することで、接続時間が短くなっている。こ
れｌこより、動画状態を不必要（こ長く保つことなく、
動き検出ミスの十分な補正効果を得るようにしている。

なお、非線形混合回路を実現する手段として他に、ＲＯ
Ｍを用いた方法が考えられる。しかし、例えば第４図１
こおける係数回路３５％ＲＯＩＶｉで構成するならば、
入力信号は９ビツト、制＠信号が４ヒツト、出力信号が
９ビット程度ｆこなること′ｊＪ）ら、ＲＯＭの容量は
約７２１（ビットと非常に大きくなってしまい、本実施
例の回路構成が小さ７．１″規模であることが理解でき
る。

ａころで、第４図で説明した非線形混合回路の実施例で
は、２ｎの形で表現さｎる利得の信号を得るＩこあたり
、信号の下位方向へのビットシフトを行うとして説明し
たが、これｌこ限らない。信号の上位方向ヘビットシフ
トする構成としてもよい。

５１！７図にその実施例を示す。第７図において、４３
は係数回路、　４４．４５．４６はゲート回路、　４７
．４８゜５０は加算回路、４９は選択回路、その他は第
４図ξ同じである。

減算回路５４１こおいて、動画処理信号から静止画処理
信号が減じられ、その出力が係数回路４３に供給される
。係数回路４３は、選択回路とゲート回路および加算回
路から構成され、減算回路３４の出力信号は上位方向へ
３ビツトシフトされた後に選択回路４９の一方の入力に
供給される。一方、減算回路５４の出力信号を２ビツト
上位ヘシフトした信号すなわち４倍した信号（ゴ第１の
ゲート回路４４Ｉこ供給される。同様に、減算回路３４
の出力信号を１ビツト上位ヘシフトした信号および＃：
算回路６４の出力信号は、そｎぞれ第２　、　＄　３０
Ｊゲ一ト回路４５゜４６１こ供給される。ここで、第６
のゲート回路は制御動き信号の最下位ビットｉこよって
オン・オフされる。同様に、第２．第１のゲート回路は
制御動き信号ＵＪ最下位から２査目ＯＪビツトおよび３
番目囚ビットによりオン・オフされる。

加算回路４７（ま、第５　ＵＪゲート回路４６の出力信
号と第２のゲート回路４５の出力イｇ号とを入力して加
算する。また、７１０Ｊ！Ｅ回路４８は、加算回路４７
　ＣＩＪ出力信号と第１　（Ｄゲート回路４４の出力信
号とを加算して出力する。加算回路４８の出力信号（ま
、選択回路４９の他方の入力ｌこ供給される。選択回路
４９は、制御動き信号（、／Ｊ最上位ピットが１のとき
は減算回路５４の出力信号８選択し、制御動き信号の最
上位ビットが０のときは加算回路４８の出力１ぎ号を選
択するようイこ動作する。そり」後、選択回路４９の出
力信号と静止画処理イぎ号とを加算回路５旧こおいて加
算することｌこより、静圧面」処理１ｇ号お動画処理信
号との混合出力を得ている。

本＋ｍ例では、下位方向ヘピットシフトすること（こよ
るまるめを回路の最後で行うようすこしている。したが
って、加算回路やゲート回路でのビット巾が増えるため
、回路規模は第４図の実施例より若干大きくなるが、ま
るめ（こよる演１ｔｓ＝＝差を少なくでき、爾精度な混
合回路を実現できる。

〔発明の効果〕

本発明によれば、いったん検出した動き信号により、数
フイールド間は混合比を１１こ保持するこ七ができ、ざ
ら（こその後、急速に動き信号を減挾させることができ
る。したがって、動き信号を時空間方向にあまり引き伸
ばしすぎることなく、動き検出ミスの補正が十分に行わ
れた高画質な動き適応型信号処理回路を実現できる。

また、本発明では、単にビットシフトすることＩこよっ
て得た２ｎで衣現さｎる利得の４３号のそれぞれを、制
御動き信号の各ビットにより加算／加算停止を制御する
ことにより、非線形な混合特性を得ており、簡単な回路
構成で非線形（１）混合回路を実現できる。

さらに、本発明では、動き情報があら力）しめ定めた値
より大きいときにこの値にクリップし、その絶対ｉを求
めてから、動きｔＷ報を動き信号ｆこ変換することによ
り、変換回路の回路規＠を削減して３つ、回路規模の小
さい動き検出回路を実現できる０

【図面の簡単な説明】

第１図は本発明ＣＬＪ−実施例を示すブロック図、第２
図は動き検出回路の特性の一例を表す図、第３図は時空
間処理回路の特性の一例を表す図、第４囚は非線形混合
回路の一実施例を示すブロック図、第５図は非線形な混
合特性Ｑ）−例を奴す図、渠６図は本発明（こおける時
間と混合比との関係の一例を表す図、＄７図は非線形混
合回路の他の一実施例を示すブロック図、第８図は従来
例を示すブロック図、第９図は従来例（こおける時璧間
処理回路（ＪＪ特住を表す図、第１０図は従来例におけ
る混合回路の特注を弐丁図、第１１図は従来例ζこおけ
る時間と混合比との関係を表す図である。 ２・・ＡＤＣ３・・・フレームメモリ ４・・・ラインくし型フィルタ ５・・・フレームくし型フィルタ ６・・・動き検出回路　　８・・・ＬＰＦｌｌ・・・動
き変換回路　　１２・・・待望間処理回路１３、１８．
２０・・・最大値回路 １４・・・水平処理回路 １６．２５・・・フィールドメモリ １７、１９．２２・・・ラインメモリ ２１．２６・・・非線形混合回路 ２７・・・倍速変換回路　　２８・・・ＤＡＣ第２ 図 勇３図 時間（フィールμ数） 第５刃 ン 和く邪りき信号 ルド牧 町、御杓さｊｉ８

Claims (1)

1. 【特許請求の範囲】 １）テレビジョン信号が入力され、入力されたテレビジ
   ョン信号に含まれる画像の動きを検出する動き検出回路
   と、動き検出回路で検出した検出動き信号を入力し時空
   間処理を行つて制御動き信号を作成する時空間処理回路
   と、静止画処理信号と動画処理信号とが入力され、この
   ２つの信号の混合比が制御動き信号によつて非線形に制
   御される非線形混合回路とから構成されることを特徴と
   する動き適応型信号処理回路。 ２）前記非線形混合回路は、入力信号を上位あるいは下
   位方向へビットシフトすることによつて得た２＾ｎ（ｎ
   は整数）で表現される利得の信号と、これらの信号間の
   加算および加算停止が制御動き信号の各ビットにより制
   御される加算制御手段と、該制御動き信号のあらかじめ
   定めたビットに対応する利得の信号の加算を停止する加
   算停止手段とを設けたことにより、非線形な利得を実現
   した非線形係数回路から構成されることを特徴とする請
   求項１記載の動き適応型信号処理回路。 ３）入力されたテレビジョン信号の少なくとも１フレー
   ム周期離れた信号間の差信号をもとに画像の動き情報を
   算出する動き情報算出回路と、動き情報を入力し動き情
   報中に含まれる不要成分を除去するフィルタ回路と、フ
   ィルタ回路の出力信号を入力し動き情報があらかじめ定
   めておいた値より大きいときはこの値にクリップするク
   リップ回路と、クリップ回路の出力信号を入力し動き情
   報の絶対値を求める絶対値回路と、動き情報の絶対値を
   入力して検出動き信号を出力する変換回路とから構成さ
   れることを特徴とする動き検出回路。