JPH01293451A - 処理負荷検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 ［概要］ 処理負荷が処理回路の能力を越える可能性があるシステ
ムに設けられる装置に関し、 処理回路の過負荷によるシステムダウンを確実に回避で
きる装置の提供を目的とし、 処理回路による所定アドレスデータのバス送出を検知す
る検知部と、前記アドレスデータのバス送出検知頻度か
ら前記処理回路の処理負荷を算出する演算部と、算出さ
れた前記処理負荷が設定負荷を越えたときに過負荷を前
記処理回路へ通知する出力部と、を有する、ことにより
構成される。

［産業上の利用分野］ 本発明は、処理負荷が処理回路の能力を越える可能性が
あるシステムに設けられる装置に間するものである。

処理すべきデータが時刻とともに変動し、ＣＰＵ（処理
回路）が処理できる能力を越えた量のデータが発生する
可能性の存在する情報処理システムにおいては、ＣＰＵ
の処理負荷を常に監視することが必要となる。

［従来の技術］ 従来におけるこの種のシステムでは、モニタアイドルの
ルーチン内でソフトカウンタがカウントアツプされ、一
定の周朋内におけるカウント値がＣＰＵの処理負荷とし
て求められていた。

［発明が解決しようとする課題］ しかしながら従来においては、過負荷となる可能性が存
在するＣＰＵ自身でその処理負荷が求められていたので
、ＣＰＵが高負荷となった場合にはＣＰＵにとって処理
負荷の計算が大きな負担となり、これを効率的に使用す
ることが不可能となる。

特に、ＣＰＵの処理負荷が極めて高くなったときには、
処理負荷の計算が困難となってその過負荷をＣＰＵ自身
で検知できず、その結果、システムダウンの回避が不可
能となる。

本発明は上記従来の課題に鑑みてなされたものであり、
その目的は、処理回路の過負荷によるシステムダウンを
確実に回避することにある。

〔課題を解決するための手段］ 上記目的を達成するために、本発明に係る装置は第１図
のように構成されている。

同図の処理回路１０（ＣＰＵ）からアドレスバス１】へ
送出されるアドレスデータのうち、予め設定されたアド
レスの送出が検知部１２により検知されている。

そして演算部１４では、検知部１２の検知頻度から処理
回路１０の処理負荷が算出されている。

その処理負荷が予め設定された負荷を越えたことが出力
部１６で確認されると、過負荷が出力部１６から処理回
路１０に通知される。

［作用］ 本発明では、処理回路１０とは別に設けられた本装置に
よりその処理負荷が算出され、処理装置１０へ本装置か
ら過負荷が通知される。

［実施例］ 以下、図面に基づいて本発明に係る装置の好適な実施例
を説明する。

第２図は実施例の構成説明図であり、ＣＰＵｌ０からア
ドレスバス１１．　　データバス１８．　　制御線１９
が引き出されている。

そして処理負荷検出装置２０はこれらアドレスバス１１
．　　データバス１８．制御線１９に接続されており、
検出部１２．　　演算部１４．　　出力部１６により構
成されている。

それらのうち、検出部１２にはアドレス設定器１２　ａ
！　　フェッチアドレス比較器１２ｂ、　　アンド回路
１２ｃが設けられており、アドレス設定器１２にはＣＰ
ＴＪＩＯよりデータバス１８を介してシステム起動時に
所定のアドレス範囲を示すデータが設定されている。

その設定アドレス範囲はフェッチアドレス比較器１２ｂ
に与えられており、フェッチアドレス比較器１２ｂには
アドレスバス１１へＣＰＵ　１０から送出されたアドレ
スデータが与えられている。

フェッチアドレス比較器１２ｂではアドレス設定器１２
ａの設定アドレス範囲とアドレスバスｌｌ上のアドレス
とが比較されており、両アドレスが一致したときに比較
出力が得られている。

フェッチアドレス比較器１２ｂの比較出力はアンド回路
１２ｃに与えられており、アンド回路１２ｃはシステム
クロックＣＫにより間かれている。

従ってアンド回路１２ｃてはシステムクロックＣＫに同
期してフェッチアドレス比較器１２ｂの比較出力が送出
されており、その出力は演算部１４に与えられている。

この演算部１４にはカウンタ１４ａ、１４ｂが設けられ
ており、フェッチアドレス比較器１２ｂの比較出力はア
ンド回路１２ｃを介してカウンタ１４ａに与えられてい
る。

カウンタ１４ａではフェッチアドレス比較器１２ｂの比
較出力回数がカウントされており、従ってアドレス設定
器１２ａに設定のアドレス範囲と一致したアドレスのデ
ータがＣＰＵ　１０からアドレスバス１１へ送出される
毎に、カウンタｆ４ａのカウント値がインクリメントさ
れている。

またカウンタ１４ｂてはシステムクロックＣＫのカウン
トが行なわれており、カウンタ１４ｂのカウントアツプ
信号はゲート１４ｃを介してカウンタ１４ａに与えられ
ている。

カウンタ１４ａのカウント値はカウンタ１４ｂのカウン
トアツプ（言号によりクリアされており、従ってカウン
タ１４ａのカウント値はカウンタ１４ｂがカウントアツ
プするまでにフェッチアドレス比較器１２ｂで得られた
出力の積算回数に相当した値となっている。

その方つン）ｈＥ［及びカウンタ１４ｂのカウントアツ
プ信号は出力部１６に設けられた負荷率ラッチ回路１（
３ａに与えられており、負荷率ラッチ回路１（３ａでは
カウンタ１４ｂのカウントアツプ信号が与えられたとき
にカウンタ１４ａのカウント値がＣＰＵ　１０の負荷率
を示す値としてラッチされている。

そして負荷率ラッチ回路１６ａにラッチされたカウンタ
１４ａのカウント値はバスインタフェース１６ｂに与え
られており、そのカウント値はＣＰＵｌ０に読み出され
ている。

また負荷率ラッチ回路１６ａにラッチされたカウンタ１
４ａのカウント値は負荷率比較器１６ｃにも与えられて
おり、負荷率比較器１（３ｃては負荷率ラッチ回路１６
ａから与えられたカウント値と予め設定された値とが比
較されている。

負荷率ラッチ回路ｆ８ａから与えられたカウンタ１４ａ
のカウント値により示される負荷率が設定値により示さ
れる負荷率を越えたときに負荷率比較器１６ｃで比較出
力が得られており、その比較出力はＮＭＩ信号としてナ
ンド回路１６ｄを介しＣＰＵ　１０へ送出されている。

このナンド回路１６ｄはＣＰＵｌ０でループ演算などが
行なわれているときに閉じられており、このためナンド
回路１６ｄにはＭＡＳＫ信号が与えられている。

従って一時的にＣＰＵｌ０の負荷率が１００％となると
きにはＮＭＩ信号の出力が阻止され、これによる割り込
みが禁止される。

本実施例は以上の構成からなり、以下その作用を説明す
る。

システムに電源が投入されると、アプリケーションプロ
グラムのアドレス範囲を示すデータがＣＰＵｌ０により
検知部１２のアドレス設定器１２ａに設定される。

そしてシステム立ち上げ後は、アプリケーションプログ
ラムが実行されている間、ＣＰＵ　１０によりアドレス
バス１１へその設定されたアドレス範囲が送出される。

従ってアプリケーションプログラムの実行により生じる
ＣＰＵｌ０の処理負荷変動に応じ、設定アドレスの送出
割合が変化する。

このためカウンタ１４ａのカウント値はＣＰＵ１０の処
理負荷が低いときには低い速度で、高いときには高い速
度でアップカウントされる。

そしてカウンタ１４ｂは一定の期間（例えば１０ｍ５ｅ
ｃ）を経過する毎にカウントアツプされ、そのカウント
アツプ時にカウンタ１４ａのカウント値が負荷率ラッチ
回路１６ａにラッチされる。

その負荷率ラッチ回路１６ａにラッチされたカウント値
はＣＰＵ　１０の負荷率に相当しており、バスインタフ
ェース１６ｂに与えられる。

さらにＣＰＵｌ０によりバスインタフェース１６ｂから
負荷率ラッチ回路１６ａのラッチカウントＩＩが読み出
され、そのカウント値（すなわちＣＰＵｌ０の負荷率）
はアプリケーションプログラムの実行に反映される。

ここで、負荷率比較器１６ｃに負荷率ラッチ回路１６ａ
から与えられたＣＰＵｌ０の負荷率（負荷率ラッチ回路
１６ａにラッチされたカウンタ１４ａのカウント値で示
される）が予め定められた値で示される負荷率（例えば
８０％）を越えたときには、その比較出力がＮＭＩ信号
としてナンド回路１６ｄからＣＰＵ　１０に与えられる
。

これによりＣＰＵｌ０で縮退処理が実行され、その際に
は他の処理が延期され、別に設けられたＣＰＵへの処理
引継などが行なわれる。

なお、正時の流量計算処理なとでループ演算が行なわれ
るときには、処理負荷検出装置２０で求められるＣＰｔ
Ｊｌｏの負荷率が一時的に１００％となるので、Ｍ　Ａ
　Ｓ　Ｋ信号がナンド回路１６ｄに与えられ、ナンド回
路１６ｄが予め閉じられる。

このため処理負荷検出装置２０による割り込みが禁止さ
れ、前記縮退処理の誤った起動が阻止される。

以上説明したように本実施例によれば、ＣＰＵ１０の処
理負荷が処理負荷検出装置２０側で求められるので、Ｃ
ＰＵｌ０は高負荷となってもデータの処理に専念でき、
このためＣＰＵｌ０をデータ処理に効率良く使用するこ
とが可能となる。

また特に本実施例によれば、ＣＰＵ　１０が過負荷とな
ったときに処理負荷検出装置２０によりＣＰＵｌ０へ割
り込みがかけられるので、ＣＰＵｌ０が処理不能となる
前に前記の縮退処理を起動でき、このためシステムダウ
ンを確実に回避することが可能となる。

なお、ナンド回路１６ｄが設けられたので、その縮退処
理が誤って起動されることはない。

［発明の効果］ 以上説明したように本発明によれば、処理回路とは別に
設けられた本装置によりその処理回路へ過負荷が通知さ
れるので、処理回路は処理不能となる前にプログラム実
行の縮退を行なうことが可能となり、従って過負荷によ
るシステムダウンを確実に回避できる。

また本発明によれば、処理回路にとってその処理負荷計
算が負担とならないので、処理負荷が能力限度となるま
で処理回路をデータ処理に専念させることが可能となり
、このためその能力を効率的に利用してシステムの能力
を高めることも可能となる。

４、　１ｌｆｆ１面の簡単な説明 第１図は発明の原理説明図、 第２図は実施例の構成説明図である。

１Ｏ−−−ＣＰＵ。

１】・・・アドレスバス、 Ｉ２・　・　・検知部、 １２ａ・・・アドレス設定器、 １２ｂ・・・フェッチアドレス比較器、１２ｃ・・・ア
ンド回路、 １４・・・演算部、 １４ａ、１４ｂ・・・カウンタ、 １Ｇ・・・出力部、 ］（３ａ・・・負荷率ラッチ回路、 １６ｂ・・・バスインタフェース、 １６ｃ・・・負荷率比較器、 １６ｄ・・・ラッチ回路、 １θΦ番−データパス、 １９・　・　・制御線。

発明の原理説明図 第　　１　　図 第２図

Claims (1)

1. 【特許請求の範囲】 処理回路（１０）による所定アドレスデータのバス送出
   を検知する検知部（１２）と、 前記アドレスデータのバス送出検知頻度から前記処理回
   路（１０）の処理負荷を算出する演算部（１４）と、 算出された前記処理負荷が設定負荷を越えたときに過負
   荷を前記処理回路（１０）へ通知する出力部（１６）と
   、 を有する、ことを特徴とする処理負荷検出装置。