JPH01284986A

JPH01284986A - 高速ｄｄａ変換方式

Info

Publication number: JPH01284986A
Application number: JP11582488A
Authority: JP
Inventors: Masatoshi Sakai; 堺　正俊
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-05-12
Filing date: 1988-05-12
Publication date: 1989-11-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕始点座標から終点座標に向かう直線に対応するアドレス
を生成する高速ＤＤＡ変換方式に関し、１回の加減算で
１つのアドレスを計算し、高速に図形等を表示すること
を目的とし、与えれた始点座標と終点座標との間のＸ方向の距ｇ１ｍ
ｘおよびＹ方向の距離ｍｙのうち、小さい方の距離ｍｙ
（あるいは距離ｍ　ｘ　）と、距離ｍＸと距離ｍｙとの
間の距離差（−（ｍｘ〜ｍｙ））とを求め、値ｍｒ（当
初初期値を代入）の符号に対応して、上記小さい方の距
離ｍｙ（あるいは距離ｍｘ）あるいは距離差（−（ｍｘ
〜ｍｙ））のいずれかを当該値ｍｒに対して減算する処
理を繰り返し終点座標まで実行し、この際、当該ｍｒの
値が正となった時に上記小さい方の距Ｗ’ｌｔｍｙ（あ
るいは距離ｍｘ）の方向のアドレスを＋１し、処理の繰
り返しに対応して大きい方の距離ｍｘ（あるいは距Ｗ４
ｍｙ）の方向のアドレスを＋ＩＬ、始点座標から終点座
標に向かう直線に対応するアドレスを生成するように構
成する。

〔産業上の利用分野〕

本発明は、始点座標から終点座標に向かう直線に対応す
るアドレスを生成する高速ＤＤＡ変換方式に関するもの
である。

〔従来の技術と発明が解決しようとする課題〕テスク走
査型図形表示装置において、画面上の線画、曲線、図面
などの図形データを表示する場合、表示しようとするベ
クトルデータについて、Ｄ　Ｄ　Ａ　（１１１ｇ１Ｌａ
ｌ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ａｎａｌｙｚｅｒ）を
用いてアドレスを順次高速に計算し、ビットプレーンと
呼ばれるメモリアレイに展開して書き込んでいＤＤＡ方
弐としては、ブレノサム・アルゴリズムが知られている
。従来の装置は、第５図に示すように、このプレノサム
・アルゴリズムを回路化して装ｒに搭載していた。この
方式は、次の１点のアドレスを計算するのに、毎回２回
の加減算を必要とし、高速に点列のアドレスを発生させ
るためには高速素子を用いて１サイクルの時間を速くす
る必要があり、それ程、高速化し得ないと共に回路構成
が煩雑となってしまうという問題があった。

以下第５図および第６図を用いて従来の回路およびアル
ゴリズムを簡単に説明する。

第６図において、第７行目で、■誤差計算する際に■減
算を１回、■加算を１回を行うようにしている。このた
め、第５図回路で、当該■加算に対してＡＬＵ　（加算
器）２３および■減算に対してＡＬＵ（ｉｄ算器）２４
の２つが必要となると共に、１つのアドレスを生成する
のに、加減算を合計２回実行する必要があった。

尚、第５図において、与えられた始点座標と終点座標と
の間のＸ方向の距離Δｘ、Ｙ方向の距離Δｙとし、大き
い方をｂａｓｅレジスタ２１にセントし、小さい方を非
ｂａｓｅレジスタにセット２２し、ＡＬＵ　（加算器）
２３、ＡＬＵ　（減算器）２４に対して図示のように入
力する。そして、第６図アルゴリズムに従って、Ｘ、Ｙ
アドレスカウンタＩＩＰ／ＤＯＷＮ制御回路２５によっ
てアドレスを順次計数し、所望のアドレスを生成する。

本発明は、１回の加減算で１つのアドレスを計算し、高
速に図形等を表示することを目的としている。

〔課題を解決する手段〕

第１図は本発明の原理構成図を示す。

第１図（イ）において、ＡＬＵ　（加′ｆｊｔ算器）１
は、加減算を行うものである。

レジスタｄ１は、距離ｍＸあるいは距離＋ｎｙのうちの
小さい方を格納するものである。

レジスタｄ２は、距離差（−（ｍｘ　−ｍｙ））を格納
するものである。

ＭＰＸ４．５は、マルチプレクサであって、図示入力の
うちのいずれかを選択してＡＬＵ　ｌに入力するもので
ある。

距離Ｉｌｘ、距離ｍｙは、与えられた始点座標から終点
座標に向かうＸ方向およびＸ方向の距離である。

第１図（ロ）において、第１行から第５行が初期設定を
示す。

第１０行が１回の減算処理で１つのアドレスを算出する
処理を示す。

〔作用〕

本発明は、第１図（イ）構成例に示すように１つのＡＬ
Ｌｌｌを設け、第１図（ロ）アルゴリズムに示すように
、第１に、例えば距離ｍｘが距離ｍｙよりも大きい場合
に、第７行の前処理によって、レジスタｄ１に小さい方
の距離ｍｙを設定し、レジスタｄ２に距離差（ｍｙ−ｍ
ｘ）を設定する。第２に、第９行の処理で値ｍｒに対し
て初期値（ｍｘ／２−１）を代入する。第３に、第１０
行の処理で値ｍ「が負のときに当該値ｍｒを（ｍｒ−ｄ
２）　とし、一方、値ｍｒが負でないときに当３亥（直
ｍｒを（ｍｒ−ｄｉ）　　とする。この際、（ｍｒ−ｄ
２）あるいは（ｍｒ−ｄｌ）という１回の減算を第１図
（イ）ＡＬｔＪｌを用いて行うようにしている。そして
、以降第３のステップを繰り返し、終点座標まで実行す
る。この際、この繰り返し毎に例えばＸ方向のアドレス
を＋１し、値ｍｒが正のときにＸ方向のアドレスを＋１
するようにしている。この＋１したＸ方向およびＸ方向
のアドレスが求めるアドレスである。

従って、与えられた始点座標から終点座標に向かう直線
に沿ったアドレスを生成するのに、１回の減算処理（第
１図（ロ）■、■、■°、■”のうちの１つの減算処理
）によって１アドレスを順次生成することが可能となり
、高速に図形表示を行うことができる。

〔実施例〕

次に、第２図から第４図を用いて、本発明の１実施例の
構成および動作を順次詳細に説明する。

第２図において、３−■ないし３−■を用いて、第３図
（イ）回路による初期設定の動作について詳細に説明す
る。

３−■は、レジスタｘｎ（９点座標のＸの値が格納され
ている）の値ｘｎから、レジスタｘｉ　（始点座標のＸ
の値が格納されている）の値ｘ１を、第３図（イ）ＡＬ
ＵＩ−１によって減算するようにＭＰＸ２．３を接続し
、その結果（ｘｎ−に１）の符号（１が負、０が正）を
ｓ　（ｘ）として出力する。

３−■は、同様にｙについて実行し、その結果（ｙｎ−
ｙｌ）をｓ　＜ｙ＞とじて出力する。

３−■は、５（ｘ）＝Ｏ（正、零）の場合に距離ｍｘ＝
ｘｎ−ｘｉとし、それ以外（負）の場合に距離ｍｘ＝ｘ
ｌ−ｘｎとする。

３−■は、同様にｙについも実行し、ｓ　（ｙ）・Ｏ（
正、零）の場合に距離ｍｙ＝ｙｎ−ｙｌとし、それ以外
（負）の場合に距離ｍｙ＝ｙｌ−ｙｎとする。

以上の処理によって、距離−Ｘ％　ＩＲｙが共に正の値
として設定される。

次に、第２図において、４−■から４−■を用いて、第
３図（ロ）から第３図（へ）に示す回路による動作を詳
細に説明する。

４−■は、第３図（ロ）において、レジスタｔｅｘに格
納されている距離ＩＩＩＸから、レジスタｍｙに格納さ
れている距離ｍｙを、ＡＬＵ　（減算器）ｌによって減
算するようにＭＰＸ４．５によって接続し、その結果（
ｎ＋ｘ−ｍｙ）の符号（１が負、０が正）をｘａａｊと
して出力する。

４−■は、ｘｎ＋ａ　ｊが０（正）の場合、第７行のｔ
ｈｅｎ以下に示す処理を行う。これは、第３図（ハ）に
（１）から（３）に示すように処理する。例えば（１ル
ジスクＩＨＫに格納されている距離ａｘを、ＭＰＸ　５
を介してレジスタＩｌｕに格納などする。そして、最終
的にレジスタ＋ｍｙに格納されている距離ｌｌ１ｙから
レジスタＩにに格納されている距離ｍｘを、ＡＬＵＩに
よって減算し、その結果（Ｉｌｙ−ｍｘ）をレジスタｄ
２に格納する。一方、ｘｍａ　ｊが１　（負）の場合、
第８行のｅｌｓｅ以下に示す処理を行い、最終的にその
結果（ｍｘ〜ｍｙ）をレジスタｄ２に格納する。

４−〇は、第３図（ニ）に示すように、レジスタ＋ｍｕ
に格納されている値ｍｕを１ビツト下位にシフトしてｍ
ｕ／２の値にし、ＭＰＸ４を介してＡＬＵＩに入力する
と共に、レジスターｙから距離−ｙを入力して減算し、
その結果（ｍｕ／２一端ｖ）である例えば（距離ｍｘ／
２−距離＋ｍｙ）をレジスタ鮭に初期値として格納する
。

以上の処理によって、例えば初期値（距離ｍｘ／２＝距
離ｍｙ）が値紅に代入され、レジスタｄｉに距離ｍ×お
よび距離ｍｙのうちの小さい方の距離ａｘ、およびレジ
スタｄ２に小さい方の距離＋ｗｙから大きい方の距離…
Ｘを減算した（ｍｙ−ｍｘ）が格納され、前処理が完了
したこととなる。

次に、アドレス生成について説明する。

４−■は、値ｓｒが負の場合、第３図（ホ）に示すよう
に、レジスタｍｒから取り出した値Ｉｌｒから、レジス
タｄ２から取り出した値ｄ２＜例えば−ｙ−ａｘ）を、
ＡＬＵ　ｉによって減算し、その結果をレジスタ釘に格
納する。一方、値Ｉｌｒが負でない場合、第３図（へ）
に示すように、レジスタｔａｒから取り出した値＋ｗｒ
から、レジスタｄ１から取り出した値ｄＨ例えばす）を
、ＡＬＵ　ｌによって減算し、その結果をレジスタｍｒ
に格納する。そして、この４−■の処理を、ベクトルの
レングスカウンタが終了を知らせるまで（始点座標から
終点座標に行き着くまで）、繰り返し実行する。この際
、値訂が負でない場合に、小さい距Ｈ＃ｙ（あるいは距
８１　ａ　ｘ　）の方向のアドレスを＋１し、繰り返し
によって大きい距離ｍｘ（あるいは距離ｍｙ）の方向の
アドレスを＋１し、これにより所望のアドレスを算出す
る。

従って、この４−■の処理で１回の減算処理によって始
点座標から終点座標に向かうアドレスを順次高速に生成
することが可能となる。尚、この１回の減算処理の代わ
りに、減算対象の値の符号を反転させて、１回の加算処
理で行うようにしてもよい。

次に、第４図（イ）に示す始点から終点に向かうアドレ
スの生成について具体的に説明する。第４図（ロ）は、
第２図記述に対して、第４図（イ）に示すデータを適用
した場合の計算例を示す。

第４図（ハ）は、第２図４−■の処理を繰り返し実行し
た場合の時刻ｔ　　（Ｘアドレス）、ｙアドレス、およ
び値ｎｔｒの値を夫々示す。この時刻ｔの値をＸアドレ
ス、およびｙアドレスを図示変化分を積算する態様で加
算して表示すると、第４図（イ）黒丸を用いて示すよう
なアドレスが得られる。

〔発明の効果〕

以上説明したように、本発明によれば、与えられた始点
座標と終点座標との間のＸ方向の距離ｍＸおよびＹ方向
の距Ｎｍｙのうち、小さい方の距離ｍｙ（あるいは距！
ｍｘ）と、距離ｍｘと距離ｍｙとの間の距離差（−（ｍ
ｘ〜ｍｙ））とを予め求め、値ｍｒ（当初初期値を代入
）の符号に対応して、上記小さい方の距離ｍｙ（あるい
は距離ｍｘ）あるいは距離差（−（ｍｘ〜ｍｙ））のい
ずれかを当該値ｍｒに対して減算する処理を操り返し終
点座標まで実行し、この際、当該ｒｎ　ｒの値が正、零
となった時に上記小さい方の距離ｍｙ（あるいは距離ｍ
ｘ）の方向のアドレスを＋１し、処理の繰り返しに対応
して大きい方の距離ｍｘ（あるいは距離ｍｙ）の方向の
アドレスを＋１してアドレスを生成する構成を採用して
いるため、始点座標から終点座標に向かう直線に対応す
る１アドレスを１回の加減算処理によって順次生成する
ことができる。これにより、ベクトル図形などを掻めて
高速に表示することが可能となる。

【図面の簡単な説明】

第１図は本発明の原理構成回、第２図、第３図は本発明
の動作説明図、第４図は本発明の具体的動作説明図、第
５図は従来のＤＤＡ方式、第６図は従来のアルゴリズム
を示す。図中、１．１−１はＡＬＵ　（加減算器）、２．３．４
．５はＭＰＸ　（マルチプレクサ）を表す。

Claims

【特許請求の範囲】始点座標から終点座標に向かう直線に対応するアドレス
を生成する高速ＤＤＡ変換方式において、与えれた始点
座標と終点座標との間のＸ方向の距離ｍｘおよびＹ方向
の距離ｍｙのうち、小さい方の距離ｍｙ（あるいは距離
ｍｘ）と、距離ｍｘと距離ｍｙとの間の距離差（−（ｍ
ｘ〜ｍｙ））とを求め、値ｍｒ（当初初期値を代入）の符号に対応して、上記小
さい方の距離ｍｙ（あるいは距離ｍｘ）あるいは距離差
（−（ｍｘ〜ｍｙ））のいずれかを当該値ｍｒに対して
減算する処理を繰り返し終点座標まで実行し、この際、
当該ｍｒの値が正となった時に上記小さい方の距離ｍｙ
（あるいは距離ｍｘ）の方向のアドレスを＋１し、処理
の繰り返しに対応して大きい方の距離ｍｘ（あるいは距
離ｍｙ）の方向のアドレスを＋１し、始点座標から終点
座標に向かう直線に対応するアドレスを生成するように
構成したことを特徴とする高速ＤＤＡ変換方式。