JPS60262277A - 画像処理プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、空間積和演算、非線形、近傍演算等の局所並
列画像処理を行なう画像プロセッサに関する０ 従来例の構成とその問題点 一般に、デジタル画像処理においては、２次元配列され
た画像データを対象とするものであり、現在の逐次型コ
ンビーータでは不得意とする演算処理のひとつであシ、
画像処理には多大の演算時間と記憶容量が必要となる。

そこで画像データを並列処理して高速化を図ろうとする
試みがなされているが、全ての画像データを並列処理す
るととばきわめて困難である。そこで、画像のｍ行×ｎ
列の局所データに対して並列処理を行なう方法が、一般
によく採用されている。この様な局所近傍演算において
も、平均化、微分操作、特徴抽出など実現できる機能は
多い。そこでこの様な局所並列型画像処理をハードウェ
ア化する試みがなされているが、ＬＳＩ化されたものは
ほとんどない。壕だ、画像処理の為のハードウェアは、
高速性が必要とされる為、各画像処理機能に対して専用
のハードウェアとなる事が多く、高速かつ汎用性のある
ハードウェアの開発が要望されている。

発明の目的 本発明の目的は、高速性、汎用性があり、且つＬＳＩ化
可能なアーキテクチーアを有する画像処理プロセッサを
提供する事にある。

発明の構成 本発明は、局所並列型画像プロセッサにおいて、ｍ行×
ｎ列の局所データを並列に入力する第１のデータメモリ
と、プログラムを格納するプログラムメモリと、プログ
ラムメモリの読み出しを制御する制御回路と、加減算器
と、乗算器と、加減算器の出力を格納する第２のデータ
メモリと、あらかじめ定数を格納する第３のデータメモ
リと、各番地におのおのの番地の逆数を格納した読み出
し専用メモリと、外部入力データを格納するデータレジ
スタを有し、１だ、前記プログラムの制御により、第１
．第２のデータメモリと加減算器と乗算器とデータレジ
スタの各出力の中から２つのデータを選択して加減算器
に入力する手段と、第１のデータメモリと加減算器の各
出力のうちの一方を乗算器の被乗数として入力する手段
と、第２゜第３のデータメモリのうち一方を選択し、直
接または、前記読み出し専用メモ＋）　ｆ、１介して逆
数データに変換したのちに乗算器の乗数として入力する
手段を有する事により、前記ｎ行×ｍ列の局所データに
対してプログラム制御による任意の加減乗除演算を高速
に行なう事が可能となり高速性かつ汎用性のある画像処
理プロセフサを実現するものである。

実施例の説明 以下に本発明の一実施例を第１図及び第２図を用いて説
明する。

第１図は、本発明の画像プロセフサの一実施例を用いて
構成した画像処理装置の一例を示すものである。第１図
においては画像プロセッサを２個並列に用いた構成を示
すものであり、画像入力装置として用いたＩＴＶカメラ
１の出力を、画像プロセツサ２および３にそれぞれ入力
し、それぞれの画像プロセッサが並列に各局所画像デー
タを処Ｊ′！１１シた出力が合成されてＣＲＴモニタ４
に出力される。また、画像処理プロセフサ２および３に
は、画像処理装置全体を制御する管理プロセッサ６が接
続される。寸だここでは、画像プロセッサを２個並列に
用いているが、これは、１個でも良く寸だ、さらに複数
個並列に用いても良い事は言うまでもない。

第２図は、本発明の画像プロセッサの一実施例を示す構
成図であり以下詳細に説明する。

本実施例は、局所データメモリ１０．プロゲラＡメモ１
７１１　、　フログラム・コントローフ１２゜加減算器
１３２乗算器１４．第１のデータメモリ１６、第２のデ
ータメモリ１６．読み出し専用メモリ１７．外部入力デ
ータレジスタ１８．出力データレジスタ１９．シフトレ
ジスタ２０．第１のデータレジスタ２１　、第２のデー
タレジスタ２２゜第１の選択回路２３．第２の選択回路
２４．第３の選択回路２５．第４の選択回路２６．第５
の選択回路２７．ラッチ回路２８を含んでいる。

第２図に示す本実施例において、プログラムメモリ１１
には、第１図に示した管理プロセッサ等によりあらかじ
め画像処理プログラムが、システムデータ入力ボート３
０を介して格納され、壕だ、第２のデータメモリにも、
同様に前記画像処理プログラムの実行時に使用する定数
が格納されるものである。すなわち、本面像処理プロセ
フサによる画像処理の実行が開始される前に、プログラ
ムメモリ１１、及び第２のデータメモリ１６のデータを
格納し、画像処理の実行時には、プログラム・コントロ
ーラ１２によりプログラムメモリ１１の内容を順次読み
出し、読み出されたプログラムにより本画像処理プロセ
ッサの各ブロックを制御する事により、画像処理が実行
されるものである。

丑た、前記画像処理プログラムの実行は、局所データメ
モリ１ｏに取り込まれるｍｘｎ個の１組の局所データに
対して、１回の実行を完了するものであり、局所データ
メモＩＪ　１０に取り込まれる局所データが更新される
たびに、繰り返して実行する事により、全画像に対する
局所並列画像処理が行なわれる。

以下第２図の画像処理プロセッサの一実施例における各
ブロックの詳細な説明を行なう。

局所データメモリ１０には、画像データ入力ポート３１
より画像データが入力され、ｍ行×ｎ列の１組の局所デ
ータが並列に入力される。ここで、第１図に示したＩＴ
Ｖカメラの走査により順次取９出される両津データから
ｍ行×ｎ列の局所デー、、、・、、″″６″″゛−ｙＫ
ｙ−ｙ　）　ｖｙｘｐ￥ｊ＝′″″゛１容易に変換する
事が可能であり、第２図においては、画像データ入力ポ
ート３１には、１組の局所データが並列に入力されるも
のとしであるが、本画像処理プロセッサ内部で、局所デ
ータに変換する事によりＬＳＩ化した時の入力ビン数を
削減できる事はいうまでもない。

以上の様にして入力された局所、データメモリ１ｏの局
所データに対してデータ処理をほどこすわけであるが、
本実施例においては、加減算器１３と乗算器１４を並列
に有しており、それぞれ同時に演算する事が可能である
。

まず、加減算器１３を中心としたデータの流れについて
説明すると、加減算器１３の一方の入力には、外部入力
データレジスタ１８２局所データメモリ１０．第１のデ
ータレジスタ２１または零のうち１つが、プログラムメ
モリ１１により読み出されたプログラムの制御によシ第
１の選択回路２３により選択されて入力される。また、
加減算器１３の他方の入力には、ランチ回路２８を介し
て、第１のデータメモリ１５の出力と局所データメモリ
１ｏの出力と、第２のデータレジスタ２２の出力と零の
うち１つが同様に第２の選択回路２４により選択されて
入力される。第１．第２の選択回路２３．２４からの入
力データについて加減算器１３がプログラム制御により
加算または減算を行ない、その出力は、第１のデータレ
ジスタ２１および第１のデータメモリ１５に格納される
。

ここで、外部入力データレジスタ１８には前記システム
データ入力ポート３０を介して任意データが入力できる
。捷だ、局所データメモリ１ｏはプログラムメモリ１１
から読み出され冠プログラムの一部がアドレスとして与
えられ、ｍ行×ｎ列の局所データのうち任意の１データ
を出力する。

また、第１のデータメモ’Ｊ　”　ｌ’ｌ：　、同様に
プログラムによりアドレスが与えられ、読み出したデー
タをラッチ回路２８でラッチする事により、１プログラ
ムステツプ内で読み出し、書き込みを時分割で実行でき
る。またここでは、２ボートメモリを採用しても良い事
は言う壕でもない。

次に、乗算器１４を中心としたデータの流れについて説
明する。乗算器１４の一方の入力には、前記第１のデー
タレジスタ２１１局所データメモリ１０の出力のうち１
つがプログラムにより第３の選択回路２５で選択されて
被乗数として入力される。次に乗数はまず、第２のデー
タレジスタ１６捷たはラッチ回路２８のうちの１方がプ
ログラムにより′第４の選択回路２６により選択される
。

第４の選択回路２４の出力は読み出し専用メモリ１７に
アドレスとして入力されると同時に、この読み出し専用
メモリ１７の出力とともに第６の選択回路２了に入力さ
れ、プログラムの制御によりどちらか１方が乗数として
前記乗算器１４に入力される。第３．第５の選択回路２
５．２６から入力された２つのデータに対して乗算器１
４が乗算を行ない、その出力はシフトレジスタ２０を介
して第２のデータレジスタ２２に格納される。

ここで、第２のデータメモリ１６には、前述の様に、定
数があらかじめ格納されており、同様にプログラムの一
部がアドレスとして与えられる事により任意の定数を読
み出す事ができる。すなわち、選択回路２６により、第
２のデータメモリ内の定数か、または、第１のデータメ
モリ内に格納されたプログラム実行中に作成された変数
のうぢの一方を選択するものである。しかしながら第４
の選択回路２６で得られたデータは、前述の様に直接乗
算器１４に入力される場合と、読み出し専用メモリ１７
を介して入力される場合があり、プログラムにより第５
の選択回路２７で切り換えられる。ここで読み出し専用
メモリ１７の各番地内容は、あらかじめ入力アドレスの
逆数データを格納しである。すなわち、第４の選択回路
２６によシ選択されたデータが読み出し専用メモリ１７
を介した場合には、その逆数が、乗数として乗算器１４
に入力される。すなわち、ある１つのデータＡと他方の
データＢの逆数を乗算する事は、ＡをＢで除算する事で
あり、１つの乗算器１４を用いて、乗除算を可能にする
事ができる。また一般的な除算の方法においては、除算
時間は乗算時間より大きく、数倍から数十倍になるｊ１
■は周知であるが、→茎節側においては、システム規模
をあまり増大させる事なく、高速な除算演算をも可能と
している。

また、読み出し専用メモリの各番地には、入力アドレス
の逆数と同時に、前記シフトレジスタ２ｏのシフト量を
制御するデータがそれぞれ格納されてあり、除算時にお
ける、乗算器１４の出力のけた合わせを制御する事がで
きる為、逆数データのビット数及び乗算器のビット数を
犬きくする事なく、演算誤差の少ない除算を可能として
いる。

以上説明した様に、プログラムメモリ１１の内容をプロ
グラムコントローラ１２により順次読み出す事により、
局所データメモリ１ｏに取り込まれた局所データに対し
て、任意の力ｄ減乗除演算を高速に実行する事ができる
。ここで、プログラムコントローラ１２ば、加減算器１
３からのフラグ信号と、プログラムメモリ１１から読み
出したプログラムとにより、プログラムメモリ１１の読
み出しを制御するものであり、プログラムの分岐等にも
周知の手法を用いて対応する事ができる事は言うまでも
ない。

以上の様にして１組の局所データに対して、プログラム
メモリ１１に書き込まれた画像処理プログラムの実行が
終了すると、前記第１のデータレジスタ２１に格納され
た演算結果を出力データレジスタ１９に転送し、出力ポ
ート３２より出力する。そして、局所データメモリ１０
に新らしい局所データを取り込み画像処理プログラムを
再度実行する。以上の様な処理′を順次繰り返す事によ
り、全画像に対する局所並列画像処理を実行するもので
ある。

以上第２図に示した本発明の一実施例における画像処理
プロセッサについて説明してきたが、本実施例によれば
、局所データメモＩ７１０に格納された局所データに対
して、加減算器１３と乗算器１４を並列に設は且つ、乗
算器１４の一方の入力データに対して、逆数変換しうる
読み出し専用メモリ１６を設ける事により、任意の加減
乗除演算を高速に実行する事が可能であり、さらにプロ
グラムメモリ１１の内容及び、第２のデータメモリ１６
の内容を書き換える事により、汎用性のある画像処理を
実現できる。

また、本実施例によれば、順次取り出される画像の局所
データの１組を並列に取り込む局所データメモリ１ｏを
設ける事により、第１図の説明で述べた様な並列化が容
易に可能である為、全画像を走査して順次取り出される
局所データに対して、並列に用いられた本画像処理プロ
セッサが、それぞれ分担して各局所データを処理しうる
事が可能となる為、複雑な画像処理でプログラムステッ
プ数の多いものについても、実時間で、処理する事が可
能となる。

また、本実施例の画像処理プロセッサは、集積規模、入
出力ビン数等ＬＳＩ化に対する問題はなく、プログラム
制御である為、同一ハードウェアで種々の画像処理を実
現でき、ＬＳＩ化による大量生産によって低価格化が期
待できる。

発明の効果 以上本発明によれば、画像の局所データに対して、高速
な加減乗除演算を可能とする手段と、本画像処理プロセ
ッサを容易に並列化しうる手段とを設ける事によシ高速
性を有し、且つ、プログラム制御による汎用性を有した
優れた画像処理プロセッサを実現できるものである。

【図面の簡単な説明】

第１図は本発明の画像処理プロセッサの一実施例を用い
て構成した画像処理装置の一例を示す構成図、第２図は
本発明の画像処理プロセッサの一実施例を示す構成図で
ある。 １　・ＩＴＶカメラ、２，３　・　本発明の画像処理プ
ロセッサ、４・・・・・ＣＲＴモニタ、５・・・・・・
管理プロセッサ、１０　・・・・局所データメ阜す、１
４・プログラムメモリ、１２　・・プログラムコントロ
ーラ、１３・・　加減算器、１４・・・・・乗算器、１
５．１６・・・データメモリ、１７・・・・読み出し専
用メモリ、１８・・　外部入力データレジスタ、１９・
・・・・出力データレジスタ、２ｏ　・・・・シフトレ
ジスタ、２１．２２・・・・データレジスタ、２３゜２
４．２６．２６．２７・・・・選択回路、２８・・・・
・ラッチ回路、３ｏ　・・・システムデーク入カボート
、３１・・・・・画像データ入力ボート、３２・・・・
・出カポ′：１・　−ト。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

【特許請求の範囲】
1. 画像入力データをｍ行×ｎ列の局所データに分割し、該
   局所データに対してデータ処理を行なう局所並列型画像
   処理プロセッサにおいて、前記ｍ×ｎ個の局所データが
   並列に入力される電１のデータメモリと、プログラムを
   格納するプログラムメモリと、該プログラムメモリの読
   み出しを制御する制御回路と、加減算器と、乗算器と、
   前記加減算器の出力を格納する第２のデータメモリと、
   あらかじめ定数を格納する第３のデータメモリと、各番
   地におのおのの番地の逆数を格納した読み出し専用メモ
   リと、外部入力データを格納するデータレジスタを有し
   、前記プログラムの制御により、前記第１．第２のデー
   タメモリ、加減算器２乗算器及びデータレジスタの各出
   力の中から２つのデータを選択して前記加減算器にそれ
   ぞれ入力する手段と、前記第１のデータメモリ、加減算
   器の各出力のうち一方のデータを前記乗算器の被乗数と
   して入力する手段と、前記第２．第３のデータメモリの
   出力のうち一方のデータを選択し、直接または前記読み
   出し専用メモリを介して逆数データに変換したのちに前
   記乗算器の乗数として入力する手段を有する事を特徴と
   する画像処理プロセッサ０