JP2561521B2 - スポークレジスタ生成回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、画像から円，だ円等のある特定の形状を
抽出するための一手法であるスポークフィルタを実行す
る回路に関するものである。

［従来の技術］ 従来、濃淡画像から円，だ円等の形状を抽出するため
の一手法としてスポークフィルタという手法が知られて
いる。この手法は、例えば円の場合、円周上の点におけ
るエッジ方向がすべて円の中心に向うことを利用したも
のであり、エッジ方向に応じた点列から構成される線要
素（「スポーク」）を作成すると、その交差回数が円の
中心付近で増加することを用いて円を抽出するというも
のである。

第７図は、参考文献のLewis G.Minor and Jack Sklan
sky「The Detection and Segmentation of Blobs in In
frared Images」IEEE Transactions on Systems,Man,an
d Cybernetics,Vol.SMC−11,No.3,March 1981（pp.194
〜201）に開示されている従来のスポークフィルタの処
理の流れを示すフローチャートである。図において、60
〜62は処理過程の各ステップである。第８図及び第９図
は第７図のスポークフィルタを説明するための図であ
る。

まず、画像上の各点 （図示しない）におけるエッジ方向を、例えば第８図に
示すように０から７までの８方向に量子化しておいて、
この量子化されたエッジ方向データ から点 （共に図示しない）におけるスポークレジスタ を生成する（ステップ60）。点 におけるスポークレジスタ は、初期状態では８ビット構成のすべてのビットが
「０」となっているが、以下の操作を全画面に対して行
った最終結果がその内容となる。今、点 のエッジ方向をｉ（ｉ＝0,……,7）とすると、その方向
にＳ画素だけ離れた長さＬ画素の「スポーク」を考え、
その内部のすべての点 のスポークレジスタ のｉビット目を「１」にするというものである。この操
作を繰り返すことにより、例えばＳ＝1,L＝６の時、第
９図に示すような２つの「スポーク」が交差した場合
に、その交差点 のスポークレジスタ の内容は「00011000」となり、16進表示では「18」とな
る。なお、エッジの方向が1,3,5,7の場合は、S,Lの代わ
りに次のＳ′,L′を用いる。

ただし、［ａ］はａを越えない最大の整数を表す。

ここにおいて、スポークレジスタの生成に関して詳細
に説明する。第10図〜第18図はスポークレジスタの生成
を説明するための図である。例えば、半径が３画素の円
形の対象のエッジ方向画像が第10図の左のようになった
とする。ここに、エッジ方向が書かれていない画素はエ
ッジ点ではない画素を表している。

まず、スポークまでの長さＳを１画素、スポークの長
さＬを３画素に設定する。上から２行目、左から４番目
にあるエッジ方向６のエッジ点からスポークが発生さ
れ、その内部のスポークレジスタの６ビット目に１がセ
ットされる。従って、16進表示で40となる（第10図参
照）。

上から２行目、左から６番目にあるエッジ方向６のエ
ッジ点まで処理が進むと、スポークレジスタの内容は第
11図のようになる。

上から３行目、左から３番目にあるエッジ方向５のエ
ッジ点まで処理が進むと、斜め方向に対するスポークま
での長さＳ′は１画素、スポークの長さＬ′は２画素に
なるので、スポーク内部のスポークレジスタの５ビット
目に１がセットされる。矢印の先の点（上から６行目、
左から６番目）のスポークレジスタの内容は、16進表示
で60となる（第12図参照）。

上から３行目、左から７番目にあるエッジ方向７のエ
ッジ点まで処理が進むと、スポークレジスタの内容は第
13図のようになる。

以下、第14図、第15図、第16図のように処理が進んで
行き、最終的に第17図のようなスポークレジスタ画像が
得られる。

ここで、スポークレジスタの１がセットされているビ
ット数は、スポークの交差回数を表しており、第18図の
ようになる。矢印の先の点（上から５行目、左から５番
目）のスポークレジスタの内容は、16進表示FFであり、
スポークの交差回数が８であることがわかる。

次に、オアードスポークレジスタ を生成する（ステップ61）。このオアゲートスポークレ
ジスタ で表現される。ここに、 の３×３近傍、 内の点、ＵはOR演算を表す。

上記のS,Lを所定の値を設定する。例えば、半径Ｒ画
素の円形の対象を認識したい場合には、 Ｒ＝１＋Ｓ＋（Ｌ−１）/2 を満たすようにＳとＬを設定する。

理想的な円の場合にはＬ＝１でＳ＝Ｒ−１に設定すれ
ば良いが、通常はディジタル画像における円形の対象の
エッジ点には量子化誤差が含まれているので、Ｌは少し
大きめに設定する方が良い。第10図の例では、半径が３
画素の円形の対象になっているので、Ｌ＝３、Ｓ＝１に
設定している。さらに、円形が歪んでだ円形になってく
ると、Ｌはさらに大きくする必要がある。上記のS,Lの
値の設定後に、ある範囲の大きさの円，だ円の中心付近
の点 で「スポーク」の交差回数が増加することを利用して、
次のようなマッピング処理を行い、円，だ円を抽出する
（ステップ62）。すなわち、スポークフィルタの出力 例えば のようなマッピング処理によって定めると、円だ円の中
心付近だけに出力 が「１」となるという具合である。ここに、Ｎはオアー
ドスポークレジスタ の「１」のビットの総数であり、「スポーク」の交差回
数を表す。

［発明が解決しようとする課題］ 以上が上記参考文献に開示されている従来のスポーク
フィルタの説明である。このうち、第７図のステップ61
で示すオアードスポークレジスタの生成は３×３の論理
フィルタ処理、また第７図のステップ62で示すマッピン
グ処理はルックアップテーブルによる変換処理という標
準的なハードウェアでリアルタイム処理が可能であるこ
とが容易に推測できる。しかし、第７図のステップ60で
示すスポークレジスタの生成には上記のような標準的な
ハードウェアは知られていない。

また、スポークレジスタの生成を上記参考文献に示さ
れたアルゴリズムどおりにハードウェア化しても、以下
の理由によりリアルタイム処理を行うことができない。

今、量子化されたエッジ方向が記憶されているメモリ
をラスタスキャンで順次走査していくとする。

におけるエッジ方向がｉの時、 に対する「スポーク」の内部の は次のように表現される。

ここに、 （△x₀,△y₀）＝（−1,0），（△x₁,△y₁）＝（−1,−
１） （△x₂,△y₂）＝（0,−１），（△x₃,△y₃）＝（1,−
１） （△x₄,△y₄）＝（1,0），（△x₅,△y₅）＝（1,1） （△x₆,△y₆）＝（0,1），（△x₇,△y₇）＝（−1,1） そのため、Ｌ≧２の時、スポークレジスタの内容を表
すメモリ上で点 に対する「スポーク」のすべての点 に応じたＬ個の異なるアドレスを発生し、メモリ上のｉ
ビット目を「１」にする操作を行う必要がある。従っ
て、エッジ方向を記憶するメモリを１回アクセスする間
に、スポークレジスタの内容を表すメモリはＬ回アクセ
スすることになり、リアルタイム処理ができないなどの
問題点があった。

この発明は上記のような問題点を解消するためになさ
れたもので、スポークフィルタの一つの処理であるスポ
ークレジスタの生成をリアルタイム処理で実行できるス
ポークレジスタ生成回路を得ることを目的とする。

［課題を解決するための手段］ この発明に係わるスポークレジスタ生成回路は、局所
データ抽出部により、対象のエッジ点での量子化された
エッジ方向を記憶した第１メモリから、注目点から各量
子化方向に対して発生させた点列である逆スポークにお
けるエッジ方向データを同時に読み出し、逆スポーク内
部のエッジ方向データをもとに、量子化方向の数だけ並
列に配置した演算処理部がスポークレジスタの各ビット
の値を出力し、このスポークレジスタの内容を第２メモ
リが記憶するようにしたものである。

［作用］ この発明におけるスポークレジスタ生成回路は、対象
のエッジ点での量子化されたエッジ方向を記憶した第１
メモリから、注目点から各量子化方向に対して発生させ
た点列である逆スポークにおけるエッジ方向データを同
時にアクセスできるようにする局所データ抽出部を設
け、この局所データ抽出部から得られた逆スポーク内部
のエッジ方向データをもとに、量子化方向の数だけ並列
に配置した演算処理部により演算処理することによって
スポークレジスタを生成するので、スポークレジスタの
内容を記憶する第２メモリのアクセス回数を「スポー
ク」の長さＬに依存しないようにできる。

［実施例］ 第１図はこの発明の実施例であるスポークレジスタ生
成回路の構成を示すブロック図である。図において、１
は対象エッジ点での量子化されたエッジ方向を記憶する
第１メモリ、２は第１メモリ１から量子化方向に応じた
点列、すなわち注目点から各量子化方向に対して発生さ
せた点列である逆スポークにおけるエッジ方向データを
抽出する局所データ抽出部、３は局所データ抽出部２か
ら送られる逆スポーク内部のエッジ方向データをもと
に、スポークレジスタの各ビットの値を出力する演算処
理部、４は演算処理部３から生成されるスポークレジス
タの内容を記憶する第２メモリ、５は第１メモリ１及び
第２メモリ４にアドレスを供給するアドレス発生部であ
る。

上記第１図に示すこの発明の実施例であるスポークレ
ジスタ生成回路において、まず、スポークレジスタの内
容を記憶する第２メモリ４のアクセス回数を「スポー
ク」の長さＬに依存しないようにするための方法につい
て説明する。

今、点 におけるスポークレジスタ のｉビット目に「１」があるということは、逆に見れ
ば、点 から方向ｉと逆方向にＳだけ離れて長さＬの「逆スポー
ク」を考えると、その内部の点 の少なくとも一つにエッジ方向がｉである点が存在する
ということである。すなわち、 に対して次のような「逆スポーク」の内部の点 を考えると次のように表現される。

点 におけるエッジ方向 がｉとなるものが少なくとも一つ存在する時、点 におけるスポークレジスタ のｉビット目を「１」にすれば良い。ここで、ｉは０か
ら７まであるので、方向ｉに応じた８種類の「逆スポー
ク」に対して上記の操作を並行に行えば、スポークレジ
スタの内容の第２メモリ４への書き込み（アクセス）は
各点 に対し１回で済むことになる。このようなことを可能に
するには、方向ｉに応じた８種類の「逆スポーク」の内
部の点におけるエッジ方向データを第１メモリ１から同
時に読み出す必要がある。これを実現するのが局所デー
タ抽出部２である。

第２図は第１図のスポークレジスタ生成回路における
局所データ抽出部を示す回路構成図である。図におい
て、20は１ライン分のデータを保持するシフトレジス
タ、21は各点のデータを保持するラッチである。第２図
に示すように2M個のシフトレジスタ20、及び（2M＋１）
×（2M＋１）個のラッチ21をマトリックス状に配置した
構成により、（2M＋１）×（2M＋１）の局所データが保
持できる。ここで、Ｍ≧Ｓ＋Ｌとする。すなわち、エッ
ジ方向が記憶されている第１メモリ１をアドレス発生部
５が発生するアドレス（U,V）を用いてラスタスキャン
で走査していくことにより、局所データ抽出部２の各ラ
ッチ21には第１メモリ１上の４点（U,V），（Ｕ−2M,
V），（U,V−2M），（Ｕ−2M,V−2M）の内部の（2M＋
１）×（2M＋１）の局所領域のデータが保持される。こ
の中で「逆スポーク」の内部の点は、第５図に示すよう
な である。

局所データ抽出部２において、量子化方向（８方向）
に応じた点列のエッジ方向データをラスタスキャンで同
時に読み出すことの説明図を第19図に示す。

第１メモリ１に記載されたエッジ方向データをラスタ
スキャンで走査していくと、シフトレジスタ20とマトリ
ックス状に配置されたラッチ21から構成される局所デー
タ抽出部２には、注目点ｘのまわりの（2M＋１）×（2M
＋１）の局所データが抽出される。第19図は、９×９の
局所データを抽出する場合である。

第19図において、８方向に量子化されたエッジ方向ｉ
に関する （u_i1,u_i2,u_i3,u₄）（ｉ＝0,…,7） が、量子化方向に応じた点列である。

また、この点列におけるエッジ方向データ Ｅ（u_i1）,E（u_i2）,E（u_i3）,E（u_i4）（ｉ＝0,…,7） が、量子化方向に応じた点列のエッジ方向データであ
る。

即ち、ラスタスキャンによる走査でも、量子化方向に
応じた点列のエッジ方向データを同時に読み出すこと
は、第19図のようにして実現できる。

また、第３図は第１図のスポークレジスタ生成回路に
おける演算処理部を示す回路構成図である。図におい
て、30は局所データ抽出部２から送られるエッジ方向デ
ータ （ｊ＝1,…,M、ｉ＝0,…,7）とｉとを比較し、一致して
いれば「１」を出力する比較器、31は比較器30の出力結
果のうち「逆スポーク」の内部の点の結果だけを有効に
するためのマスクレジスタ、32は比較器30の出力とマス
クレジスタ31の間でAND演算を行うAND回路、33はAND回
路32の出力に対してOR演算を行うOR回路である。なお、
マスクレジスタ31の内容MR_K（ｋ＝1,…,M）はS,Lの値に
応じて次のように設定する。

このような回路を各ビットｉに対して並列に配置すれ
ば、スポークレジスタ の内容が同時に生成できる。この内容はアドレス発生部
５が発生するアドレス（X,Y）を用いて Ｘ＝Ｕ−M,Y＝Ｖ−Ｍ となり、順次に第２メモリ４に書き込まれる。

ここにおいて、局所データ抽出部２の出力と演算処理
部３の入力とのつながりについて説明する。第20図のよ
うに、局所データ抽出部２の出力、すなわち量子化方向
に応じた点列のエッジ方向データ Ｅ（Ui₁），・・・,E（Ui_M）（ｉ＝0,・・・,7） のそれぞれが演算処理部３の入力となる。演算処理部３
は、量子化方向に応じて８個並列に配置されており、各
演算処理部３の出力がスポークレジスタの各ビットに対
応する。

以下に、この発明が特徴とする「逆スポーク」の考え
方に基づくスポークレジスタの生成について、具体例を
用いて説明する。

例えば、半径が３画素の円形の対象のエッジ方向画像
が第21図の左のようになったとする。ここに、エッジ方
向が書かれていない画素はエッジ点ではない画素を表し
ている。

まず、「逆スポーク」までの長さＳを１画素「逆スポ
ーク」の長さＬを３画素に設定する。この時、斜め方向
に対する「逆スポーク」までの長さＳ′は１画素、「逆
スポーク」の長さＬ′は２画素になる。上から４行目、
左から４番目にある注目的からは量子化された８方向に
対応する「逆スポーク」が発生される。方向ｉに対する
「逆スポーク」の内部に、少なくとも１エッジ方向がｉ
であるエッジ点が存在すれば、注目点のスポークレジス
タのｉビット目を１にセットする。従ってこの注目点で
のスポークレジスタの内容は、16進表示で57となる（第
21図参照）。

注目点が上から５行目、左から５番目にある点まで処
理が進むと、スポークレジスタの内容は第22図のように
なる。この場合、８方向すべての「逆スポーク」の内部
に、対応するエッジ方向を持つエッジ点が存在するの
で、注目点でのスポークレジスタの内容は、16進表示で
FFとなる。

同様に、注目点が上から６行目、左から６番目にある
点まで処理が進むと、スポークレジスタの内容は第23図
のようになる。

なお、上記実施例では第１メモリ１に記憶されている
量子化されたエッジ方向は、３ビット表現で表される場
合について示したが、エッジ方向がｉ（ｉ＝0,…,7）の
時ｉビット目のみを「１」にする第６図に示すような８
ビット表現で表すとすると、第１メモリ１から第２メモ
リ４への演算処理は各ｉビット平面での並列処理とな
る。また、演算処理部３における比較器30を不要にでき
る。すなわち、局所データ抽出部２で抽出されたエッジ
方向データのうち、 のｉビット目だけを演算処理部３へ送り、これをAND回
路32に直接入力すれば良く、この場合、演算処理部３は
第４図に示すような回路構成になる。

また、上記実施例では局所データ抽出部２が抽出する
局所領域（2M＋１）×（2M＋１）のサイズＭがＭ≧Ｓ＋
Ｌの場合について説明したが、 とすることもできる。この場合、「逆スポーク」の内部
の点は で表されるので、演算処理部３にはエッジ方向データ （ｊ＝1,…,2M＋１、ｉ＝0,…,7）を送ることになる。
また、マスクレジスタ31の内容MR_K（ｋ＝1,…,2M＋１）
はＬの値に応じて次のように設定する。

ここで、第２メモリ４のｉビット平面に送るアドレス
（X_i,Y_i）（ｉ＝0,…,7）も X_i＝Ｕ−Ｍ＋△x_i・（Ｓ＋Ｍ＋１） Y_i＝Ｖ−Ｍ＋△y_i・（Ｓ＋Ｍ＋１） のように各ビットごとに変える必要がある。

また、上記実施例では第１メモリ１及び第２メモリ４
の走査方向としてラスタスキャンの場合について説明し
たが、エッジ方向を８ビット表現で表すと、第１メモリ
から第２メモリ４への演算処理は各ビット平面で並列処
理が可能となり、ｉビット平面に対してはｉ方向の走査
を行うことにより、Ｌ×１の局所データを保持するだけ
で良く、上記実施例と同様の効果を奏する。

［発明の効果］ 以上のように、この発明のスポークレジスタ生成回路
によれば、局所データ抽出部により、対象のエッジ点で
の量子化されたエッジ方向を記憶した第１メモリから、
注目点から各量子化方向に対して発生させた点列である
逆スポークにおけるエッジ方向データを同時に読み出
し、逆スポーク内部のエッジ方向データをもとに、量子
化方向の数だけ並列に配置した演算処理部がスポークレ
ジスタの各ビットの値を出力し、このスポークレジスタ
の内容を第２メモリが記憶するようにしたので、スポー
クフィルタの一つの処理であるスポークレジスタの生成
をリアルタイム処理で実行できるという優れた効果を奏
する。

【図面の簡単な説明】

第１図はこの発明の実施例であるスポークレジスタ生成
回路の構成を示すブロック図、第２図は第１図のスポー
クレジスタ生成回路における局所データ抽出部を示す回
路構成図、第３図は第１図のスポークレジスタ生成回路
における演算処理部を示す回路構成図、第４図は第１の
スポークレジスタ生成回路における演算処理部の他の実
施例を示す回路構成図、第５図は第１図のスポークレジ
スタ生成回路における局所データ抽出部を説明するため
の図、第６図は第１図のスポークレジスタ生成回路にお
ける第１メモリに記憶されるエッジ方向のビット表現を
示す図、第７図は従来のスポークフィルタの処理の流れ
を示すフローチャート、第８図及び第９図は第７図のス
ポークフィルタを説明するための図、第10図、第11図、
第12図、第13図、第14図、第15図、第16図、第17図及び
第18図はスポークレジスタの生成を説明するための図、
第19図は局所データ抽出部において、量子化方向に応じ
た点列のエッジ方向データをラスタスキャンで同時に読
み出すことを説明するための図、第20図は局所データ抽
出部の出力と演算処理部の入力とのつながりを説明する
ための図、第21図、第22図及び第23図はこの発明が特徴
とする「逆スポーク」の考え方に基づくスポークレジス
タの生成を説明するための図である。 図において、１……第１メモリ、２……局所データ抽出
部、３……演算処理部、４……第２メモリ、５……アド
レス発生部、20……シフトレジスタ、21……ラッチ、30
……比較器、31……マスクレジスタ、32……AND回路、3
3……OR回路、60〜62……ステップである。 なお、図中、同一符号は同一、又は相当部分を示す。

フロントページの続き (56)参考文献 ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＳＹＳＴＥＭＳ ＭＡＮ，ＡＮ Ｄ ＣＹＢＥＲＮＥＴＩＣＳ．ＳＭＣ− 11［３］（1981）Ｐ．194−201

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】画像から円・だ円形状を有する対象を抽出
   するスポークフィルタの一つの処理であるスポークレジ
   スタの生成を行うスポークレジスタ生成回路において、
   対象のエッジ点での量子化されたエッジ方向を記憶する
   第１メモリと、注目点から各量子化方向に対して発生さ
   せた点列である逆スポークにおけるエッジ方向データを
   同時に上記第１メモリから読み出す局所データ抽出部
   と、量子化方向の数だけ並列に配置され、上記局所デー
   タ抽出部から送られる上記逆スポーク内部のエッジ方向
   データをもとに、スポークレジスタの各ビットの値を出
   力する演算処理部と、この演算処理部から生成されるス
   ポークレジスタの内容を記憶する第２メモリと、上記第
   １メモリ及び第２メモリにアドレスを供給するアドレス
   発生部とを備えたことを特徴とするスポークレジスタ生
   成回路。