JPH01268145A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01268145A JPH01268145A JP9858388A JP9858388A JPH01268145A JP H01268145 A JPH01268145 A JP H01268145A JP 9858388 A JP9858388 A JP 9858388A JP 9858388 A JP9858388 A JP 9858388A JP H01268145 A JPH01268145 A JP H01268145A
- Authority
- JP
- Japan
- Prior art keywords
- resistance diffusion
- diffusion layer
- resistance
- layer
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 70
- 238000005259 measurement Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 3
- 238000006073 displacement reaction Methods 0.000 abstract 2
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関するものである。
従来の技術
従来、半導体集積回路におけるウェル形成用の高抵抗拡
散層と、これと同型の不純物で構成されるソース、ドレ
イン形成用の低抵抗拡散層とのマスクアライメントずれ
を測定する場合、走査型電子顕微鏡により行われていた
。
散層と、これと同型の不純物で構成されるソース、ドレ
イン形成用の低抵抗拡散層とのマスクアライメントずれ
を測定する場合、走査型電子顕微鏡により行われていた
。
発明か解決しようとする課題
ところで、走査型電子顕微鏡で観察を行う場合、測定試
料すなわち半導体装置を破壊しなければならず、準備す
るのに時間がかかるとともに大量の試料を短時間で評価
することは困雑であり、生産現場で採用することは容易
でないという間組があった。
料すなわち半導体装置を破壊しなければならず、準備す
るのに時間がかかるとともに大量の試料を短時間で評価
することは困雑であり、生産現場で採用することは容易
でないという間組があった。
そこで、本発明は上記問題点を解消し得る半導体装置を
提供することを目的とする。
提供することを目的とする。
課題を解決するための手段
上記問題点を解決するため、本発明の半導体装置は、基
板上にマスクを使用して高抵抗拡散層および低抵抗拡散
層からなる回路配線層をX−Y方向に形成する際に、上
記各抵抗拡散層と同一工程により測定用配線層を基板上
の所定位置に形成し、かつこの測定用配線層を、Xまた
はY方向に沿って所定長さでもって形成された第1高抵
抗拡散層と、この第1高抵抗拡散層の両端部から直角方
向にしかも同一長さでもってそれぞれ延設された一対の
第2高抵抗拡散層と、上記第1高抵抗拡散層の中間位置
上方に形成された第1低抵抗拡散層と、上記各第2高抵
抗拡散層の端部上方にしかも第1高抵抗拡散層から同一
距離でもってそれぞれ形成された一対の第2低抵抗拡散
層と、上記低抵抗拡散層と高抵抗拡散層との重なり部に
形成された端子接続用コンタクトボールとから構成した
ものである。
板上にマスクを使用して高抵抗拡散層および低抵抗拡散
層からなる回路配線層をX−Y方向に形成する際に、上
記各抵抗拡散層と同一工程により測定用配線層を基板上
の所定位置に形成し、かつこの測定用配線層を、Xまた
はY方向に沿って所定長さでもって形成された第1高抵
抗拡散層と、この第1高抵抗拡散層の両端部から直角方
向にしかも同一長さでもってそれぞれ延設された一対の
第2高抵抗拡散層と、上記第1高抵抗拡散層の中間位置
上方に形成された第1低抵抗拡散層と、上記各第2高抵
抗拡散層の端部上方にしかも第1高抵抗拡散層から同一
距離でもってそれぞれ形成された一対の第2低抵抗拡散
層と、上記低抵抗拡散層と高抵抗拡散層との重なり部に
形成された端子接続用コンタクトボールとから構成した
ものである。
作用
上記構成によると、第1低抵抗拡散層の両側の高抵抗拡
散層が抵抗体となり、この両側の抵抗体の抵抗値を測定
することにより、両側の高抵抗拡散層の「1ノ#すなわ
ち低抵抗拡散層と高抵抗拡散層とのアライメン1〜ずれ
を検出することができる。
散層が抵抗体となり、この両側の抵抗体の抵抗値を測定
することにより、両側の高抵抗拡散層の「1ノ#すなわ
ち低抵抗拡散層と高抵抗拡散層とのアライメン1〜ずれ
を検出することができる。
実施例
以下、本発明の−・実施例における半導体装置を第1図
に基づき説明する。
に基づき説明する。
この半導体装置は、半導体基板上に、マスクを使用して
高抵抗拡散層およびこれと同型の不純物で構成される低
抵抗拡散層からなる本来の素子機能を有する回路配線層
の他に、上記各抵抗拡散層と同一工程により形成される
測定用配線層とを形成したものである。なお、上記回路
配線層はX−Y方向に沿って形成されている。
高抵抗拡散層およびこれと同型の不純物で構成される低
抵抗拡散層からなる本来の素子機能を有する回路配線層
の他に、上記各抵抗拡散層と同一工程により形成される
測定用配線層とを形成したものである。なお、上記回路
配線層はX−Y方向に沿って形成されている。
以下、測定用配線層について詳しく説明する。
この測定用配線層1は、Y方向に沿って所定長さでしか
も所定幅(W>でもって形成された第1高抵抗拡散層2
と、この第1高抵抗拡散層2の両端部からX方向にしか
もその中心から同一長さくLX)でもってそれぞれ延設
された一対の第2高抵抗拡散層3と、上記第1高抵抗拡
散層2の中間位置に上方から重ねて形成された矩形状の
第1低抵抗拡散層4と、上記各第2高抵抗拡散層3の端
部を上方から覆うとともに第1高抵抗拡散層2の中心か
ら同一距離(LC)の所から形成された一対の矩形状の
第2低抵抗拡散層5と、上記両抵抗拡散層2と4.3と
5の各型なり部分に形成された端子接続用の第1〜第3
コンタクトホール6A。
も所定幅(W>でもって形成された第1高抵抗拡散層2
と、この第1高抵抗拡散層2の両端部からX方向にしか
もその中心から同一長さくLX)でもってそれぞれ延設
された一対の第2高抵抗拡散層3と、上記第1高抵抗拡
散層2の中間位置に上方から重ねて形成された矩形状の
第1低抵抗拡散層4と、上記各第2高抵抗拡散層3の端
部を上方から覆うとともに第1高抵抗拡散層2の中心か
ら同一距離(LC)の所から形成された一対の矩形状の
第2低抵抗拡散層5と、上記両抵抗拡散層2と4.3と
5の各型なり部分に形成された端子接続用の第1〜第3
コンタクトホール6A。
6B、6Cとから構成されている。したがって、高抵抗
拡散層2,3は平面視コの字状に形成されている。もち
ろん、両抵抗拡散層2,3,4.5は同型の不純物で構
成されている。
拡散層2,3は平面視コの字状に形成されている。もち
ろん、両抵抗拡散層2,3,4.5は同型の不純物で構
成されている。
このように、上記の構成によると、上記第1コンタクト
ボール6Aと第2コンタク1−ホール6Bとの間に第1
抵抗体7Aが、また第1コンタクトホール6Aと第3コ
ンタクトホール6Cとの間に第2抵抗体7Bが形成され
たことになる。
ボール6Aと第2コンタク1−ホール6Bとの間に第1
抵抗体7Aが、また第1コンタクトホール6Aと第3コ
ンタクトホール6Cとの間に第2抵抗体7Bが形成され
たことになる。
ここで、第1および第2抵抗体7A、7Bの抵抗値R1
,R2を求めると下記のようになる。
,R2を求めると下記のようになる。
R1,=RHx (LA+LC)/W+2RC・・・■
R1−1:高抵抗拡散層の層抵抗 ■−A:第1低抵抗拡散層と一方の第2低抵抗−、−5
−− 拡散層中心位置とのY方向の距離 LC:第1低抵抗拡散層中心位置と他方の第2低抵抗拡
散層とのX方向の距離 RC:第2、第3コンタクトホールにおける電極端子と
各低抵抗拡散層とのコンタ クト抵抗値 W:高抵抗拡散層の幅 また、第2抵抗体7Bの抵抗値R2も0式と同様に0式
のように表わされる。
R1−1:高抵抗拡散層の層抵抗 ■−A:第1低抵抗拡散層と一方の第2低抵抗−、−5
−− 拡散層中心位置とのY方向の距離 LC:第1低抵抗拡散層中心位置と他方の第2低抵抗拡
散層とのX方向の距離 RC:第2、第3コンタクトホールにおける電極端子と
各低抵抗拡散層とのコンタ クト抵抗値 W:高抵抗拡散層の幅 また、第2抵抗体7Bの抵抗値R2も0式と同様に0式
のように表わされる。
R2=RHx (LB+LC)/W+2R,C・・・■
LB:第1低抵抗拡散層と他方の第2低抵抗拡散層中心
位置とのY方向の距離 なお、上記各抵抗値R1,R,2は、低抵抗拡散層の層
抵抗R1、が高抵抗拡散層の層抵抗RHより充分に小さ
いなめ、0式および0式で表わすことかできる。
LB:第1低抵抗拡散層と他方の第2低抵抗拡散層中心
位置とのY方向の距離 なお、上記各抵抗値R1,R,2は、低抵抗拡散層の層
抵抗R1、が高抵抗拡散層の層抵抗RHより充分に小さ
いなめ、0式および0式で表わすことかできる。
したかって、上記各抵抗体7A、7Bの抵抗値R1,R
2を測定することによって、高抵抗拡散層と低抵抗拡散
層とのマスクアライメントずれΔを知ることかできる。
2を測定することによって、高抵抗拡散層と低抵抗拡散
層とのマスクアライメントずれΔを知ることかできる。
すなわち、Δ−(LA−LB)/2 ・・・00式に
■および0式を代入すると、 と表わせる。
■および0式を代入すると、 と表わせる。
このように、両拡散層のアライメントずれΔは、高抵抗
拡散層の幅Wと層抵抗RHか既知であるため、各抵抗体
の抵抗値R1,R2を検出することにより、容易に算出
することかできる。
拡散層の幅Wと層抵抗RHか既知であるため、各抵抗体
の抵抗値R1,R2を検出することにより、容易に算出
することかできる。
なお、上記実施例においては、Y方向のアライメントす
れを測定する場合について説明したか、」−記の測定配
線層1を90°回転させることにより、X方向のアライ
メントずれも測定することができる。
れを測定する場合について説明したか、」−記の測定配
線層1を90°回転させることにより、X方向のアライ
メントずれも測定することができる。
発明の効果
上記本発明の構成によると、基板中におけるウェル形成
用の高抵抗拡散層と、ソース、ドレイン形成用の低抵抗
拡散層とのアライメン1へずれを、回路素子を破壊する
ことなく、電気的に測定することができ、製造された大
量の半導体装置におけるマスクアライメントずれを短時
間でしかも自動的に測定可能になるとともに、その測定
値を直ちに製造工程にフィードバックして生産効率の向
上を図ることもできる。したがって、回路素子特性のア
ライメン1〜ずれによる変動を補正することも可能とな
る。
用の高抵抗拡散層と、ソース、ドレイン形成用の低抵抗
拡散層とのアライメン1へずれを、回路素子を破壊する
ことなく、電気的に測定することができ、製造された大
量の半導体装置におけるマスクアライメントずれを短時
間でしかも自動的に測定可能になるとともに、その測定
値を直ちに製造工程にフィードバックして生産効率の向
上を図ることもできる。したがって、回路素子特性のア
ライメン1〜ずれによる変動を補正することも可能とな
る。
第1図は本発明の一実錐例における半導体装置の測定用
配線層の概略構成を示す平面図である。 1・(・測定用配線層、2・・・第1高抵抗拡散層、3
・・・第2高抵抗拡散層、4・・・第1低抵抗拡散層、
5・・・第2低抵抗拡散層、6A、6B、6C・・・コ
ンタクトホール、7A、7B・・・抵抗体。 代理人 森 本 義 弘
配線層の概略構成を示す平面図である。 1・(・測定用配線層、2・・・第1高抵抗拡散層、3
・・・第2高抵抗拡散層、4・・・第1低抵抗拡散層、
5・・・第2低抵抗拡散層、6A、6B、6C・・・コ
ンタクトホール、7A、7B・・・抵抗体。 代理人 森 本 義 弘
Claims (1)
- 1、基板上にマスクを使用して高抵抗拡散層および低抵
抗拡散層からなる回路配線層をX−Y方向に形成する際
に、上記各抵抗拡散層と同一工程により測定用配線層を
基板上の所定位置に形成し、かつこの測定用配線層を、
XまたはY方向に沿って所定長さでもって形成された第
1高抵抗拡散層と、この第1高抵抗拡散層の両端部から
直角方向にしかも同一長さでもってそれぞれ延設された
一対の第2高抵抗拡散層と、上記第1高抵抗拡散層の中
間位置上方に形成された第1低抵抗拡散層と、上記各第
2高抵抗拡散層の端部上方にしかも第1高抵抗拡散層か
ら同一距離でもってそれぞれ形成された一対の第2低抵
抗拡散層と、上記低抵抗拡散層と高抵抗拡散層との重な
り部に形成された端子接続用コンタクトホールとから構
成した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9858388A JPH01268145A (ja) | 1988-04-20 | 1988-04-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9858388A JPH01268145A (ja) | 1988-04-20 | 1988-04-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01268145A true JPH01268145A (ja) | 1989-10-25 |
Family
ID=14223676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9858388A Pending JPH01268145A (ja) | 1988-04-20 | 1988-04-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01268145A (ja) |
-
1988
- 1988-04-20 JP JP9858388A patent/JPH01268145A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4386459A (en) | Electrical measurement of level-to-level misalignment in integrated circuits | |
US5347226A (en) | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction | |
DE10322523B4 (de) | Halbleiterdrucksensor mit einer Membran | |
KR100273317B1 (ko) | 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법 | |
KR0180328B1 (ko) | 플러그 저항과 계면 저항을 분리하여 측정하는 방법과 그 테스트 패턴 | |
JPH01268145A (ja) | 半導体装置 | |
JP2001291754A (ja) | 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法 | |
JP2004325142A (ja) | ガスセンサ | |
JP3756348B2 (ja) | 合わせズレ検出パターン | |
JPH09139469A (ja) | 半導体装置におけるアライメント誤差の測定素子 | |
JP3818903B2 (ja) | 半導体装置のアライメント誤差の測定用素子 | |
JPH0435907B2 (ja) | ||
JP2007526497A (ja) | 被接合マスク同士の不整合を測定するためのオフセット依存性抵抗器 | |
JPH07302824A (ja) | パターン層の位置測定方法並びにテストパターン層及びその形成方法 | |
KR100248207B1 (ko) | 반도체 소자의 테스트 패턴 | |
JPH0259635B2 (ja) | ||
KR100440071B1 (ko) | 반도체 소자의 테스트 패턴 | |
JPH09260446A (ja) | 半導体装置の位置ずれ測定方法 | |
JP2890682B2 (ja) | 半導体装置 | |
JPS6353942A (ja) | マスクパタ−ンの合せずれ測定方法 | |
JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
JPH0230173B2 (ja) | ||
JP2839469B2 (ja) | マスク合わせずれ測定用パターン及びその測定方法 | |
JPH0311097B2 (ja) | ||
JPH11163069A (ja) | 層間膜平坦性測定機能素子および層間膜平坦性評価方法 |