JPH01264238A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01264238A JPH01264238A JP9174388A JP9174388A JPH01264238A JP H01264238 A JPH01264238 A JP H01264238A JP 9174388 A JP9174388 A JP 9174388A JP 9174388 A JP9174388 A JP 9174388A JP H01264238 A JPH01264238 A JP H01264238A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pillar
- insulating film
- wiring
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 abstract description 47
- 239000011347 resin Substances 0.000 abstract description 10
- 229920005989 resin Polymers 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101000617728 Homo sapiens Pregnancy-specific beta-1-glycoprotein 9 Proteins 0.000 description 1
- 102100021983 Pregnancy-specific beta-1-glycoprotein 9 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は特に多層構造の半導体装置の製造方法に関する
。
。
Ｂ６発明の概要
まず、第１配線層と第２配線層を継ぐ柱を形成し、全体
を Ｐ Ｓ Ｇ （Ｐｈｏｓｐｈｏ−５ｉｌｉｃａｔｅ
Ｇｌａｓｓ ）で覆う、上記柱よりも大きいスルーホ
ールを異方性エッチにより開けることにより、柱の側面
部にはＰＳＧ を残しながら上面部のＰＳＧ を除去
する。
を Ｐ Ｓ Ｇ （Ｐｈｏｓｐｈｏ−５ｉｌｉｃａｔｅ
Ｇｌａｓｓ ）で覆う、上記柱よりも大きいスルーホ
ールを異方性エッチにより開けることにより、柱の側面
部にはＰＳＧ を残しながら上面部のＰＳＧ を除去
する。
その後、全面にＳ ００ （５ｐｉｎ Ｏｎ Ｇｌａ
ｓｓ ）を塗布し、エッチバックすることにより、スル
ーホールと柱の間の溝を埋めると同時に表面を平坦化す
る。
ｓｓ ）を塗布し、エッチバックすることにより、スル
ーホールと柱の間の溝を埋めると同時に表面を平坦化す
る。
さらに、 ｐｓａ を堆積した後エッチバックを行
なうことにより、柱の頭部を露出させる。この工程は１
通常の写真蝕刻法による窓あけでも良い。
なうことにより、柱の頭部を露出させる。この工程は１
通常の写真蝕刻法による窓あけでも良い。
その後、第２層配線を形成する。
Ｃ０従来の技術
多層配線を形成するための、第２図に示す、従来の、第
１層配線パターン ３１ に絶縁膜３２を堆積し、第２
層配線３３ と連結する個所にスルーホール３４ を形
成し、第２層配線材（Ａ１等）を蒸着またはスパッタに
より形成する方法は、スルーホール３４部での第２層配
線３３の段切れが生じるという問題があった。第２図中
、２０は半導体基板、２１ は絶縁膜を表わす。
１層配線パターン ３１ に絶縁膜３２を堆積し、第２
層配線３３ と連結する個所にスルーホール３４ を形
成し、第２層配線材（Ａ１等）を蒸着またはスパッタに
より形成する方法は、スルーホール３４部での第２層配
線３３の段切れが生じるという問題があった。第２図中
、２０は半導体基板、２１ は絶縁膜を表わす。
そこで、第３図に示すような配線方法が考えられた（特
開昭６２−６９６４２号）１図中。
開昭６２−６９６４２号）１図中。
２２は第１配線部材、２３は第１接続部材、２４ は第
２接続部材、２５ は接続部材、２６は第１感光性樹脂
膜、２７は第２感光性樹脂膜、２８は層間絶縁膜、２９
は第３感光性樹脂膜、３０は第２配線部材を表わす。
２接続部材、２５ は接続部材、２６は第１感光性樹脂
膜、２７は第２感光性樹脂膜、２８は層間絶縁膜、２９
は第３感光性樹脂膜、３０は第２配線部材を表わす。
こへでは、第１層配線２２の形成後第２層３０ との連
結部に柱２５ を作り（第３図（Ｃ））、全面に絶縁膜
２８ となる ５ｉ０２を堆積した後感光性樹脂２９
を塗布し、エッチバックを行なっで柱２５の頭を絶縁膜
２８上に露出させ（第３図（ｄ）→（ｅ））ることによ
り、第２層配線３０ の段切れをなくそうとしている。
結部に柱２５ を作り（第３図（Ｃ））、全面に絶縁膜
２８ となる ５ｉ０２を堆積した後感光性樹脂２９
を塗布し、エッチバックを行なっで柱２５の頭を絶縁膜
２８上に露出させ（第３図（ｄ）→（ｅ））ることによ
り、第２層配線３０ の段切れをなくそうとしている。
Ｄ０発明が解決しようとする課題
しかし、この方法では、第３図（ｄ）→（ｅ）の工程（
エッチバック）において、絶縁膜２８ および感光性樹
脂２９ の膜厚制御に十分注意を払わないと、第１層配
線２２上の絶縁膜２８ が薄くなり過ぎ、第２層配線３
０ との間で十分な絶縁が得られないという事態を招く
恐れがある。
エッチバック）において、絶縁膜２８ および感光性樹
脂２９ の膜厚制御に十分注意を払わないと、第１層配
線２２上の絶縁膜２８ が薄くなり過ぎ、第２層配線３
０ との間で十分な絶縁が得られないという事態を招く
恐れがある。
［発明の目的］
本発明の目的は、スルーホール部での第２層配線の段切
れをなくし、第２配線の平坦化を可能にする半導体装置
の製造方法を提供することである。
れをなくし、第２配線の平坦化を可能にする半導体装置
の製造方法を提供することである。
８８課題を解決するための手段
上記目的を達成するために１本発明による半導体装置の
製造方法は、上面に第】、配線層が形成された半導体基
板の上記第１配線層上に、導電性の柱を形成し、該柱を
含む半導体基板上面を絶縁膜で覆う第１の工程と、異方
性エツチングにより柱の側面に上記絶縁膜を残して上記
柱の周囲に上記柱よりも大騒のスルーホールを形成する
第２の工程と、全面にＳＯＧ を塗布後、エッチバッ
クにより、上記柱の周囲の溝を埋め平坦化する第３の工
程と５上記柱の上面を露出させて上面に絶縁膜を形成す
る第４の工程と、上記柱に接するように上面に第２配線
層を形成する第５の工程とを含むことを要旨とする。
製造方法は、上面に第】、配線層が形成された半導体基
板の上記第１配線層上に、導電性の柱を形成し、該柱を
含む半導体基板上面を絶縁膜で覆う第１の工程と、異方
性エツチングにより柱の側面に上記絶縁膜を残して上記
柱の周囲に上記柱よりも大騒のスルーホールを形成する
第２の工程と、全面にＳＯＧ を塗布後、エッチバッ
クにより、上記柱の周囲の溝を埋め平坦化する第３の工
程と５上記柱の上面を露出させて上面に絶縁膜を形成す
る第４の工程と、上記柱に接するように上面に第２配線
層を形成する第５の工程とを含むことを要旨とする。
Ｆ０作用
ＳＯＧ が絶縁膜が過度に薄くなることを防ぎ。
第２層配線の段切れがなくなる。
Ｇ、実施例
以下に１図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
第１図（、）から（Ｅ）までは本発明による半導体装置
の製造方法の工程を示す断面図である。
の製造方法の工程を示す断面図である。
まず、第１図（ａ）に示すように、半導体基板１上の絶
縁膜２上に １．０ μｍ厚の第１層配線材（ＡｌＳｉ
）３ と、第１８層と第２層の間の柱となる配線材
（ＡｌまたはＡｌＳｉ ）４ を１．２ μｍ厚に被
膜する。中間のＴｉ層 ５ は、１００ ｎｍ厚であ
り、柱形成の際のエツチングストッパとなる。
縁膜２上に １．０ μｍ厚の第１層配線材（ＡｌＳｉ
）３ と、第１８層と第２層の間の柱となる配線材
（ＡｌまたはＡｌＳｉ ）４ を１．２ μｍ厚に被
膜する。中間のＴｉ層 ５ は、１００ ｎｍ厚であ
り、柱形成の際のエツチングストッパとなる。
つぎに、写真蝕刻法により第１層配線パターンを形成す
る。（第１図（ｂ）） さらに、写真蝕刻法により第１層と第２層の間の柱６
を形成する。（第１図（Ｃ））全面に層間絶縁膜７ と
して、化学蒸着法により １ μｍの厚みの ＰＳＧ
を形成する。（第１図（ｄ）） 以上の工程は、膜厚を除き、上記特開昭記載の方法と同
じである。
る。（第１図（ｂ）） さらに、写真蝕刻法により第１層と第２層の間の柱６
を形成する。（第１図（Ｃ））全面に層間絶縁膜７ と
して、化学蒸着法により １ μｍの厚みの ＰＳＧ
を形成する。（第１図（ｄ）） 以上の工程は、膜厚を除き、上記特開昭記載の方法と同
じである。
写真蝕刻法により感光性樹脂パターン形成後、ＲＩＥ
（異方性エッチ）によりスルーホールを形成する。こ
の際、柱６の周囲に残ったＰＳＧ により、後に用いる
ＳＯＧ からの脱ガスによる腐勿から柱は保護される
。全面にＳ ＯＧ を塗布する。（第１図（ｅ））その
まＮエッチバックし、表面の平坦化が行なわれる。化学
蒸着法により ＰＳＧ９．を約２００ ｎｍ の厚み
に形成し、これによりＳＯＧ を ＰＳＧ 内に閉じ
込める。
（異方性エッチ）によりスルーホールを形成する。こ
の際、柱６の周囲に残ったＰＳＧ により、後に用いる
ＳＯＧ からの脱ガスによる腐勿から柱は保護される
。全面にＳ ＯＧ を塗布する。（第１図（ｅ））その
まＮエッチバックし、表面の平坦化が行なわれる。化学
蒸着法により ＰＳＧ９．を約２００ ｎｍ の厚み
に形成し、これによりＳＯＧ を ＰＳＧ 内に閉じ
込める。
感光性樹脂塗布後エッチバックし、感光性樹脂を除去す
るか、または通常の写真蝕刻法による窓開けを行ない、
第２層配線 １０ を形成する。
るか、または通常の写真蝕刻法による窓開けを行ない、
第２層配線 １０ を形成する。
（第１図（ｇ））
Ｈ０発明の詳細
な説明した通り１本発明によれば１層間絶縁膜の膜厚制
御を厳密に行なわなくとも十分な絶縁性が得られ、スル
ーホール部での段切れがない２層配線の平坦化が行なわ
れ、その結果信頼性の高い配線が得られるという利点が
得られる。
御を厳密に行なわなくとも十分な絶縁性が得られ、スル
ーホール部での段切れがない２層配線の平坦化が行なわ
れ、その結果信頼性の高い配線が得られるという利点が
得られる。
第１図は本発明による半導体装置の製造方法の工程を示
す断面図、第２図は従来の多層構造半導体装置の断面図
、第３図は他の一つの従来の多層構造半導体装置の製造
工程を示す断面図である。 １・・・・・・・・・半導体基板、２・・・・・・・・
・絶縁膜、３・・・・・・・・・第１層配線材、４・・
・・・・・・・第１層と第２層の間の柱となる配線材、
５・・・・・・・・・中間のＴｉ層、６・・・・・・・
・・第１層と第２層の間の柱、７・・・・・・・・・層
間絶縁膜、 ＰＳＧ、８・・・・・・・・・８００層、
９・・・・・・・・・ＰＳＧ層、１０・・・・・・・・
・第２層配線。 特許出願人 クラリオン株式会社 代理人 弁理士 永１）武三部 ′”１ ．９ ’Ｊｋｊｌ ７５１： ｓ ｒＪｆ Ｌ 不ＫｑｔｊＦ
ｆｌ第１図 ｅ＃炙層４丼ｊ！Ｉｆ善停老置Ｃ漸゛面図第２図 （ｃ） （ｆ）第３図
す断面図、第２図は従来の多層構造半導体装置の断面図
、第３図は他の一つの従来の多層構造半導体装置の製造
工程を示す断面図である。 １・・・・・・・・・半導体基板、２・・・・・・・・
・絶縁膜、３・・・・・・・・・第１層配線材、４・・
・・・・・・・第１層と第２層の間の柱となる配線材、
５・・・・・・・・・中間のＴｉ層、６・・・・・・・
・・第１層と第２層の間の柱、７・・・・・・・・・層
間絶縁膜、 ＰＳＧ、８・・・・・・・・・８００層、
９・・・・・・・・・ＰＳＧ層、１０・・・・・・・・
・第２層配線。 特許出願人 クラリオン株式会社 代理人 弁理士 永１）武三部 ′”１ ．９ ’Ｊｋｊｌ ７５１： ｓ ｒＪｆ Ｌ 不ＫｑｔｊＦ
ｆｌ第１図 ｅ＃炙層４丼ｊ！Ｉｆ善停老置Ｃ漸゛面図第２図 （ｃ） （ｆ）第３図
Claims (1)
- 【特許請求の範囲】 （ａ）上面に第１配線層が形成された半導体基板の上記
第１配線層上に、導電性の柱を形成し、該柱を含む半導
体基板上面を絶縁膜で覆う第１の工程、 （ｂ）異方性エッチングにより柱の側面に上記絶縁膜を
残して上記柱の周囲に上記柱よりも大経のスルーホール
を形成する第２の工程、 （ｃ）全面にＳＯＧを塗布後、エッチバックにより、上
記柱の周囲の溝を埋め平坦化する第３の工程、 （ｄ）上記柱の上面を露出させて上面に絶縁膜を形成す
る第４の工程、および （ｅ）上記柱に接するように上面に第２配線層を形成す
る第５の工程 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9174388A JPH01264238A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9174388A JPH01264238A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264238A true JPH01264238A (ja) | 1989-10-20 |
Family
ID=14035010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9174388A Pending JPH01264238A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111052A (ja) * | 1988-10-20 | 1990-04-24 | Yamaha Corp | 多層配線形成法 |
-
1988
- 1988-04-15 JP JP9174388A patent/JPH01264238A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111052A (ja) * | 1988-10-20 | 1990-04-24 | Yamaha Corp | 多層配線形成法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736791A (en) | Semiconductor device and bonding pad structure therefor | |
| JPH01264238A (ja) | 半導体装置の製造方法 | |
| JPH09199587A (ja) | 半導体装置 | |
| JP3544464B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000012604A (ja) | 半導体装置およびその製造方法 | |
| JPS6360539B2 (ja) | ||
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| JPS61112353A (ja) | 多層配線の形成方法 | |
| JP2544750B2 (ja) | 半導体装置の製造方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS61287245A (ja) | 多層配線法 | |
| JPS60245254A (ja) | 層間絶縁膜の形成方法 | |
| JP2000174128A (ja) | 半導体薄膜装置とその製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPS63308346A (ja) | 半導体装置 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JP2001093975A (ja) | 半導体装置及びその製造方法 | |
| JPH02137328A (ja) | 多層配線形成方法 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH07283308A (ja) | 半導体装置の製造方法 | |
| JPS63207153A (ja) | 半導体装置の製造方法 |