JPH01259503A - 積層バリスタ - Google Patents

積層バリスタ

Info

Publication number
JPH01259503A
JPH01259503A JP63087791A JP8779188A JPH01259503A JP H01259503 A JPH01259503 A JP H01259503A JP 63087791 A JP63087791 A JP 63087791A JP 8779188 A JP8779188 A JP 8779188A JP H01259503 A JPH01259503 A JP H01259503A
Authority
JP
Japan
Prior art keywords
sintered body
internal electrodes
plating
electrodes
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63087791A
Other languages
English (en)
Inventor
Masahiko Kawase
政彦 川瀬
Hiroaki Taira
浩明 平
Kazuyoshi Nakamura
和敬 中村
Kunisaburo Tomono
伴野 国三郎
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63087791A priority Critical patent/JPH01259503A/ja
Publication of JPH01259503A publication Critical patent/JPH01259503A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、焼結体内に複数の内部電極を積層した積層バ
リスタに関する。
従来の技術とその課題 半導体素子を含むIC,LSIのサージノイズ対策とし
て使用される電圧非直線抵抗特性を示すバリスタは、近
年、電流容量が大きく、大サージ耐量を有するものが要
望されている。そのため、焼結体内に複数の内部電極を
積層した積層バリスタが種々提供されている。
しかしながら、従来の積層バリスタは、内部電極を膜状
に設けたグリーンシートを重ね合わせ一体的に焼結する
ため、内部電極とセラミックスとの反応を考慮する必要
性があり、しかも焼結温度の点からもセラミックス材料
と内部電極材料とに制約を受けるという問題点を有して
いる。即ち、セラミックスは比較的高温で焼結する必要
があり、そのために内部電極としてはPt 、 Ag 
−Pd 、 Pd等の高融点金属を使用せざるを得す、
逆にセラミックス材料としてはZnO系、SrTi0m
系を使用することは極めて困難であった。
そこで、本発明の課題は、内部電極とセラミックスとの
材料選択上の制約を解消すると共に、焼結時の両者の反
応を考慮する必要がなく、小型で優秀な特性を有し、表
面実装が可能なチップタイプの積層バリスタを提供する
ことにある。
課題を解決するための手段と作用 以上の課題を達成するため、本発明に係る積層バリスタ
は、−層ごとに交互に異なる二つの端面に開口した複数
の空間部を有する焼結体と、前記焼結体の空間部から端
面にわたってメッキされた内部電極と、前記焼結体の端
面に形成された外部電極とからなることを特徴とする。
前記空間部は、例えば、カーボンペーストを塗布したグ
リーンシートを積層圧着し、焼結時にこのカーボンペー
ストを燃焼、飛散させることにより形成される。この空
間部にメッキ層として形成される内部電極はAu 、 
Ag 、 Ni 、 Zn 、 Sn 、 AI 、 
Cr 。
Pt 、 Mo 、 W 、  Pb 、 Fe 、 
Rhの各単体又は合金から幅広く選択され、−層又は多
層に形成きれる。一方、セラミックス材料としては内部
型極材料との熱反応性、融点の高低に左右されることな
く、種々の材料を使用でき、Bal10m系等のみなら
ず、ZnO系、SrTi0m系等をも使用でき、副組成
材料も幅広く選択可能である。
実施例 以下、本発明に係る積層バリスタの実施例につき、添付
図面に従って説明する。
本積層バリスタは、第4図に示す様に、セラミックス焼
結体1の空間部2と端面にメッキ層からなる内部電極4
を形成し、両端面に外部電極5゜5を設け、外周面を絶
縁体JvI3で被覆したものである。
以下、その製造工程順に説明する。
まず、第1A図、第1B図に示す様に、複数の空間部2
を有する直方体形状の焼結体1を形成する。多層に形成
された空間部2は一層ごとに交互に異なる二つの端面1
a、1b(Jllに開口し、奥方までそれぞれ平行に延
在している。
この様な空間部2を有する焼結体1は、第6図、第7図
に示す様に、カーボンペースト20を薄く塗布したグリ
ーンシート10を、その間に特性調整用のグリーンシー
ト11を介在させて必要枚数積層し、上下の保護用グリ
ーンシート12.12と共にプレス圧着し、その後焼結
することにより製作される。
焼結時にカーボンペースト20が燃焼して飛散し、その
跡に前記空間部2が形成されることとなる。
この焼結体1に内部電極4を設けるには、予め第2図に
示す如く焼結体1の外周面に絶縁体層3を設け、導電性
金属材料にて1解メッキ又は無電解メッキを施す。これ
にて、焼結体1の空間部2及び端面1a、lbに内部電
極4がメッキ層として形成きれる。なお、無電解メッキ
の場合には絶縁体ffs上にもメッキされるため、その
部分を除去する必要がある。絶縁体層3としてはガラス
、樹脂、メッキレジストが使用される。空間部2は内部
電極4の膜厚分だけ狭くなるが、完全に埋められてもよ
い。
その後、焼結体10両端面1a、 lbに導電性金属ペ
ーストが塗布、焼付けられ、外部電極5,5ときれる。
使用される材料はバリスタとしての特性を考慮して選択
されるが、従来の如くセラミックス材料と内部電極の一
体焼結工程による場合よりも幅広い選択が可能であり、
バリスタ電圧V1.Aは専ら電極間厚さによって、具体
的には特性調整用のグリーンシート11の枚数によって
決められる。
[実施例1] 具体的には、ZnOを主成分とするセラミックス材料を
用い、厚さ50μmのグリーンシートを作成した。この
グリーンシート10を所定サイズにカットし、カーボン
ペースト20を20μmの厚さに印刷し、間に調整用グ
リーンシート11を介在許せて電極間が50〜400μ
mとなる様に積層圧着し、空気雰囲気中において110
0〜1300’Cで2時間加熱した。
これにて、カーボンペースト20の燃焼跡として空間部
2を有する焼結体1を得た。この焼結体1の外周面にメ
ッキレジストを塗布して絶縁体層3とし、Agによる無
電解メッキを施し、内部電極4を形成した。その後、焼
結体1の端面1a、 lbにAgペーストを塗布し、8
00°Cで30分間焼き付け、外部電極5,5を形成し
た。
この様にして得られた積層バリスタのバリスタ電圧VI
rmAは5〜80Vであった。
[実施例2コ また、5rTio sを主成分とするセラミックス材料
を用い、実施例1と同様のグリーンシートを作成し、空
間部形成用にカーボンペースト20を塗布したものを含
めて圧着し、空気雰囲気中において1100〜1500
℃で2時間加熱し、焼結した。その後、還元雰囲気中で
1200〜1500°Cに加熱し、セラミックスを半導
体化し、さらに空気雰囲気中で粒界酸化処理を施し、結
晶粒界を高抵抗化して電圧非直線抵抗特性を付与した。
その後の工程は実施例1と同様である。
この様にして得られた積層バリスタのバリスタ電圧■7
..Aは3〜40Vであった。
なお、本発明に係る積層バリスタは前記実施例に限定す
るものではなく、その要旨の範囲内で種々に変更するこ
とができる。特に、焼結体に空間部を形成する方法はカ
ーボンペーストの燃焼以外に種々の方法を採用すること
が可能である。
発明の効果 以上の説明で明らかな様に、本発明によれば、焼結体に
形成された複数の空間部にメッキによって内部電極を設
ける様にしたため、焼結体製造条件に内部電極の制約を
受けることがなく、内部電極の反応性や融点を考慮する
必要がなくなり、セラミックス材料の選択性が広くなり
、他方内部電極としても材料選択が幅広くなり、低融点
卑金属を使用することもできる。また、内部電極はメッ
キ層であることから焼結体との接触性が良好であり、空
間層の存在により焼結体の機械的強度も増大する。
【図面の簡単な説明】
図面は本発明に係る積層バリスタの一実施例を示し、第
1A図は焼結体の斜視図、第1B図は第1A図の中央断
面図、第2図、第3図、第4図はそれぞれ製造工程中間
状態を示す中央縦断面図、第5図は完成された積層バリ
スタの斜視図、第6図はグリーンシート積層時の分解斜
視図、第7図はグリーンシート圧着時の中央縦断面図で
ある。 1・・・焼結体、2・・・空間部、3・・・絶縁体層、
4・・・内部電極、5・・・外部電極、10.11.1
2・・・グリーンシート、20・・・カーボンペースト
。 特許出願人  株式会社村田製作所

Claims (1)

    【特許請求の範囲】
  1. (1)焼結体内に複数の内部電極を積層した積層バリス
    タにおいて、 一層ごとに交互に異なる二つの端面に開口した複数の空
    間部を有する焼結体と、前記焼結体の空間部から端面に
    わたってメッキされた内部電極と、前記焼結体の端面に
    形成された外部電極とからなることを特徴とする積層バ
    リスタ。
JP63087791A 1988-04-08 1988-04-08 積層バリスタ Pending JPH01259503A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63087791A JPH01259503A (ja) 1988-04-08 1988-04-08 積層バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63087791A JPH01259503A (ja) 1988-04-08 1988-04-08 積層バリスタ

Publications (1)

Publication Number Publication Date
JPH01259503A true JPH01259503A (ja) 1989-10-17

Family

ID=13924803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63087791A Pending JPH01259503A (ja) 1988-04-08 1988-04-08 積層バリスタ

Country Status (1)

Country Link
JP (1) JPH01259503A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173402A (ja) * 1989-12-02 1991-07-26 Murata Mfg Co Ltd チップバリスタ
US11083455B2 (en) 2017-06-28 2021-08-10 Cilag Gmbh International Surgical instrument comprising an articulation system ratio

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173402A (ja) * 1989-12-02 1991-07-26 Murata Mfg Co Ltd チップバリスタ
US11083455B2 (en) 2017-06-28 2021-08-10 Cilag Gmbh International Surgical instrument comprising an articulation system ratio

Similar Documents

Publication Publication Date Title
JP3036567B2 (ja) 導電性チップ型セラミック素子及びその製造方法
JPH02135702A (ja) 積層型バリスタ
JP3008567B2 (ja) チップ型バリスタ
JPS6057905A (ja) 積層型電圧非直線抵抗器
JP2531019B2 (ja) 正の抵抗温度特性を有する半導体磁器
JPH01259503A (ja) 積層バリスタ
JP2757305B2 (ja) チップバリスタ
JP2005524226A (ja) Ptc構成素子及びその製造方法
JP5577917B2 (ja) チップバリスタ
JP2983096B2 (ja) 積層形電圧非直線抵抗器の製造方法
JP2004128221A (ja) チップ型セラミック電子部品の製造方法
JPH02189903A (ja) 積層型バリスタ
JP4300770B2 (ja) 電子部品の製造方法
JP2727789B2 (ja) 正特性サーミスタ及びその製造方法
JP3058305B2 (ja) サーミスタ及びその製造方法
JP2001291604A (ja) チップ形積層サーミスタ及びその製造方法
JP2800896B2 (ja) 電圧非直線抵抗体
JP2886724B2 (ja) 積層型電圧非直線抵抗器の製造方法
JPS63921B2 (ja)
JPH05152103A (ja) サーミスタ素子の製造方法
JPH03173403A (ja) チップバリスタ
JPH0344004A (ja) 積層型バリスタ
JP3554779B2 (ja) 非線形誘電体素子
JPH03190105A (ja) 積層バリスタ
JPH11144997A (ja) 三端子コンデンサ