JPH01243122A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本些明は情報処理装置に関し、特に情報処理装置の記憶
部へのアクセス制御に関する。

４見辣韮 従来、情報処理装置においては、書込みデータが確定し
ていない書込み要求のみを保持する保持回路を有し、こ
の保持回路に保持されている書込み要求のアドレスと重
複するアドレスの処理要求が発行された場合には後続す
る処理要求を全て止めている。その後、保持回路に保持
されている書込み要求に対する書込みデータが確定して
その・書込み要求が実行されるのを待って、アドレスが
重複した処理要求以後の処理要求に起動をかけるように
制御していた。

第２図に示すように、プログラムの処理Ｉ、Ｉ［におい
て記憶部からのデータの読出しが行われ、処理■におい
て処理Ｉ、Ｉ［で読出されたデータの演算が行われ、処
理ＩＶにおいて処理■の演算結果が記憶部に格納され、
処理Ｖにおいて処理■で読出されたデータの処理■のア
ドレスとは異なる記憶部のアドレスへの書込みが行われ
、処理Ｖｔにおいて処理ＩＶのアドレスと同じ記憶部の
アドレスからデータの読出しが行われ、処理■、■にお
いて処理１ｖのアドレスとは異なる記憶部のアドレスか
らデータの読出しか行われるとする。

このようなプログラムを実行する場合には、処理ＩＶの
ように処理■の演算か終了しないと書込みデータか確定
しない処理要求の後に、処理ＩＶのアドレスと重複する
アドレスの処理Ｖｌの要求が発行されると、第４図に示
すように、処理ｖＩ以降の処理■、■は処理■のアドレ
スとは異なるにもがかわらず全て止められ、処理ＩＶが
終了してから実行されている。

このような従来の情報処理装置では、書込みデータが確
定されていないために保持されている書込み要求のアド
レスと重複するアドレスの処理要求が発行された場合に
は、そのアドレスが重複する処理要求に後続する処理要
求は全て止められているので、後続の処理要求の中に保
持されている書込み要求より先に実行しても何ら影響の
でない処理要求があっても保持されている書込み要求の
実行を待たなければならないという欠点がある。

九匪曵１預 本発明は上記のような従来のものの欠点を除去ずべくな
されたもので、書込みデータが確定されていないために
保持されている書込み要求より先に実行しても何ら影響
のてない処理要求を待なぜることなく実行することかで
きる情報処理装置の提供を目的とする。

発明の構成 本発明による情報処理装置は、データ処理装置から記憶
装置への処理要求のうち書込みデータが未確定の書込み
要求を保持する保持手段を含む情報処理装置であって、
前記処理要求のアドレスと前記書込み要求のアドレスと
の一致を検出する検出手段を設け、前記検出手段により
不一致が検出されたときには前記処理要求を処理し、前
記検出手段により−”ｋが検出されたときにはこの一致
が検出された処理要求を前記保持手段に保持して前記書
込み要求の処理後に処理するようにしたことを特徴とす
る。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、本発明の一実施例による情報処理装置
は、データ処理装置１と、記憶装置２とにより構成され
ている。

データ処理装置１は処理要求（読出し要求または書込み
要求）を作成して信号線１０１を介して記憶装置２に出
力する要求出力回路１１と、書込みデータを作成して信
号線１０２を介して記憶装置２に出力する書込みデータ
出力回路１２とを含んで構成されている４ただし、要求
出力回路１１では書込み要求の場合には書込みデータの
確定を待たないで書込み要求を記憶装置２に出力するも
のとする。

記憶装置２は要求制御回路２１と、要求保持回路２２と
、書込みデータ制御回路２３と、書込みデータ保持回路
２４と、読出し書込み回路２５と、記憶回路２６とによ
り構成されている。

要求制御回路２１はデータ処理装置１から信号線１０１
を介して処理要求を入力し、入力された処理要求のうち
書込みデータが確定していない書込み要求や、該書込み
要求のアドレスと重複するアドレスの処理要求を要求保
持回路２２に出力する。

また、要求制御回路２１は該処理要求以外の処理要求を
信号線１０３を介して読出し書込み回路２５に出力する
。

要求保持回路２２は要求制御回路２１から送られてきた
書込みデータが確定していない書込み要求や、該書込み
要求のアドレスと重複するアドレスの処理要求を保持し
、それらの処理要求を入力順に従って出力する。要求保
持回路２２は先頭のデータに関し、読出し要求のとき、
あるいは書込みデータ保持回路２４に該当する書込みデ
ータが入力されｆ：：ということを示す書込みデータ確
定情報が信号線１１０を介して入力された書込み要求の
ときに先頭に保持された処理要求を信号線１０４を介し
て読出し書込み回路２５に出力する。

書込みデータ制御回路２３はデータ処理装置１から信号
線１０２を介して書込みデータが入力されると、その書
込みデータに対応する書込み要求が同時期に要求制御回
路２１に入力されたものであ−６〜 れば、その書込みデータを信号線１０５を介して読出し
書込み回路２５に出力する。また、書込みデータ制御回
路２３はその書込みデータに対応する書込み要求が要求
保持回路２２に保持されているときには、その書込みデ
ータを書込みデータ保持回路２４に出力する。

書込、みデータ保持回路２４は保持されている書込みデ
ータに対応する書込み要求が要求保持回路２２から読出
し書込み回路２５に出力されるとき、それと同時期に信
号線１０６を介して読出し書込み回路２５にその保持さ
れている書込みデータを出力する。

読出し書込み回路２５は要求制御回路２１および要求保
持回路２２から夫々信号線１０３，１０４を介して入力
された処理要求と、書込みデータ制御回路２３および書
込みデータ保持回路２４がら夫々信号線１０５，１０６
を介して入力された書込みデータとにより記憶回路２６
に対して信号線１０７〜１０９を介してデータの読出し
および書込みを行う。要求制御回路２１および要求保持
回路２２からの処理要求か読出し要求のときには、記憶
回路２６からの読出しデータをデータ処理装置１に送、
出する。

第２図は本発明の一実施例で実行される。プログラムの
一例を示す図である。図において、プログラムが処理Ｉ
〜処理■を行うものとする。ここでレジろりＳ１〜Ｓ６
はデータ処理装置１内に設けられているものとする。

処理Ｉにおいては記憶回路２６の１０００番地［Ｍ（１
０００）　］からデータを読出し、この読出したデータ
をレジスタＳ１に保持する処理が行われる。

処理■においては記憶回路２６の２０００番地Ｃ番地２
０００）　］からデータを読出し、この読出したデータ
をレジスタＳ２に保持する処理が行われる。

処理■においては処理Ｉ、Ｉｆで読出されてレジスタＳ
１．Ｓ２に保持されたデータを用いた演算［割算（ＤＩ
Ｖ）］が行われ、その演算結果をレジスタＳ３に保持す
る処理が行われる。

処理■においては処理■で得られた演算結果を記憶回路
２６の５０００番地［Ｍ　（５０００）　］仲書込む処
理が行われる。

処理Ｖにおいては処理Ｉで読出されてレジスタＳ１に保
持されたデータを記憶回路２６の６０００番地［Ｍ　（
６０００）　］に書込む処理が行われる。

処理■においては処理■によって記憶回路２６の５００
０番地［Ｍ　（５０００）　］に書込まれたデータを読
出し、この読出したデータをレジスタＳ４に保持する処
理が行われる。

処理■においては処理Ｖによって記憶回路２６の６００
０番地［Ｍ　（６０００）　］に書込まれたデータを読
出し、この読出したデータをレジスタＳ５に保持する処
理が行われる。

処理■においては記憶回路２６の７０００番地［Ｍ（７
０００）　］からデータを読出し、この読出したデータ
をレジスタＳ６に保持する処理が行われる。

第３図は本発明の一実施例において第２図に示したプロ
グラムを実行したときのタイミングチャートである。こ
れら第１図〜第３図を用いて本発明の一実施例の動作に
ついて説明する。

データ処理装置１から記憶装置２に処理Ｉの読出し要求
が入力されると、要求制御回路２１は処理■の読出し要
求のアドレスを要求保持回路２２に保持されている処理
要求のアドレスと比較する。

このとき、要求保持回路２２にはまだ処理要求が格納さ
れていないのでその比較結果は一致せず、要求制御回Ｆ
Ｉ＠２１は処理Ｉの読出し要求を読出し書込み回路２５
に出力する。読出し書込み回路２５は記憶回路２６の１
０００番地からデータを読出してデータ処理装置１に送
出する。

次に、データ処理装置１から記憶装置２に処理■の読出
し要求が入力されると、要求制御回路２１は処理■の読
出し要求のアドレスを要求保持回路２２に保持されてい
る処理要求のアドレスと比較する。このとき、処理Ｉと
同様にその比較結果は一致せず、要求制御回路２１は処
理■の読出し要求を読出し書込み回路２５に出力する。

読出し書込み回路２５は記憶回路２６の２０００番地か
らデータを読出してデータ処理装置１に送出する。

データ処理装置１は処理Ｉ、Ｉ［により記憶回路２６の
１０００番地と２０００番地とから読出されたデータの
演算を処理■で行う。処理■において演算が行われてい
るときに、処理ＩＶの書込み要求が要求出力回路１１で
作成されると、要求出力回路１１は処理■の書込みデー
タが確定されていなくとも記憶装置２にこの書込み要求
を出力する。

記憶装置２の要求制御回路２１は処理■の書込み要求が
入力されると、処理ＩＶの書込み要求において書込みデ
ータが確定していないことを書込みデータ制御回路２３
に書込みデータが入力されないことから知り、この処理
■の書込み要求を要求保持回路２２に出力して格納させ
る。

次に、データ処理装置１から記憶袋Ｗ２に処理Ｖの書込
み要求か入力されると、要求制御回路２１は処理Ｖの書
込み要求が入力されるとともに書込みデータ制御回路２
３に書込みデータ出力回路１２から処理Ｖの書込み要求
の書込みデータ（レジスタＳ１の内容）が入力されるの
で、この処理Ｖの書込み要求を読出し書込み回路２５に
出力する。読出し書込み回路２５は処理Ｖの書込み要求
の書込みデータを記憶回路２６の６０００番地に書込む
。

＝　１１− さらに、データ処理装置１から記憶装置２に処理Ｖｌの
読出し要求か入力されると、要求制御回路２１は処理Ｖ
Ｉの読出し要求のアドレス（５０００番地）を要求保持
回路２２に保持されている処理ＴＶのアドレス（５００
０番地）と比較する。このとき、処理ＩＶのアドレスと
処理■のアドレスとが一致するので、要求制御口Ｆｍ２
１は処理■の続出し要求を要求保持回路２２に出力して
格納する。

続いて、データ処理装置１から記憶装置２に処理■、■
の読出し要求か入力されると、要求制御回路２１は処理
ＶＵ　、■の読出し要求のアドレス（ｅｏｏｏ番地、　
７０００番地）を要求保持回路２２に保持されている処
理ＴＶのアドレス（５０００番地）と比較する。このと
きは処理■、■のアドレスは夫々処理ＩＶのアドレスと
一致しないので、要求制御回路２１は処理Ｖ［［、■の
読出し要求を読出し書込み回路２５に出力する。読出し
書込み回路２５は記憶回路２６の６０００＃地および７
０００番地から夫々データを読出してデータ処理装置１
に送出する。

処理■における演算処理か終了し、データ処理装置１か
ら記憶装置２に処理ＩＶに対応する書込みデータが送ら
れてくると、この書込みデータは書込みデータ制御回路
２３により書込みデータ保持回＆＋２４に出力されて保
持される。書込みデータ保持回路２３は該当する書込み
データが入力されたことを示す書込みデータ確定情報を
要求保持回路２２に出力し、要求保持回路２２から処理
ＩＶの書込み要求が読出し書込み回路２５に出力される
のと同時に、この書込みデータを読出し書込み回路２５
に送出する。読出し書込み回路２５は処理■の書込みデ
ータを記憶回路２６の５０００番地に書込む。

処理■の書込み要求の処理が終了すると、要求保持回路
２２から処理Ｖｌの読出し要求が読出し書込み回路２５
に出力される。読出し書込み回路２５は記憶回路２６の
５０００番地から、処理ＴＶの書込み要求により記憶回
路２６に書込まれた書込みデータを読出してデータ処理
装置１に送出する。

このように、要求制御回路２１においてデータ処理装置
１からの処理要求が、また書込みデータが未確定の書込
み要求か、あるいは要求保持回路２２に保持された書込
みデータが未確定の処理要求のアドレスと同じアドレス
の処理要求かを判定し、これらに該当しない処理要求で
あれば読出し書込み回路２５により先に処理させるよう
にし、これらに該当する処理要求であれば要求保持回路
２２に保持して後から処理させるようにすることによっ
て、書込みデータが確定されていないために保持されて
いる書込み要求より先に実行しても何ら影響のでない処
理要求を待たせることなく実行することができる。

発明の詳細 な説明したように本発明によれば、書込みデータか未確
定であるために保持された書込み要求のアドレスとの一
致が検出された処理要求を保持してその書込み要求の処
理後に処理するようにし、その書込み要求のアドレスと
の不一致が検出された処理要求を先に処理するようにす
ることによって、書込みデータか確定されていないため
に保持されている書込み要求より先に実行しても何ら影
響のでない処理要求を待なぜることなく実行することが
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例で実行されるプログラムの一例
を示す図、第３図は本発明の一実施例において第２図に
示したプログラムを実行したときのタイミングチャート
、第４図は従来例において第２図に示したプログラムを
実行したときのタイミングチャートである。 主要部分の符号の説明 １・・・・・・データ処理装置　　２・・・・・・記憶
装置２１・・・・・・要求制御回路 ２２・・・・・・要求保持回路　□ ２３・・・・・・書込みデータ制御回路２４・・・・・
・書込みデータ保持回路２５・・・・・・読出し書込み
回路 ２６・・・・・・記憶回路

Claims (1)

【特許請求の範囲】
1. 　データ処理装置から記憶装置への処理要求のうち書込
   みデータが未確定の書込み要求を保持する保持手段を含
   む情報処理装置であって、前記処理要求のアドレスと前
   記書込み要求のアドレスとの一致を検出する検出手段を
   設け、前記検出手段により不一致が検出されたときには
   前記処理要求を処理し、前記検出手段により一致が検出
   されたときにはこの一致が検出された処理要求を前記保
   持手段に保持して前記書込み要求の処理後に処理するよ
   うにしたことを特徴とする情報処理装置。