JPH04139547A - 記憶制御装置のデータ転送制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 記憶装置間のデータ転送を行なう記憶制御装置のデータ
転送制御回路に関し、 データ転送制御回路のプライオリティ選択回路の構成を
簡略化することを目的とし、 転送処理要求が転送データを記憶装置へ書き込みを指示
する処理要求以外の場合は、キューノ＼ンファの状態に
かかわらず処理要求をポートにセ・ン卜する手段と、処
理要求が転送データを記憶装置への書き込みを指示する
処理要求で、キューノ＼・ンファにその全てのデータが
保持されている場合は、処理要求をポートにセットし、
キューバッファのデータも同期してポートにセットする
手段と、処理要求が転送データを記憶装置へ書き込みを
指示する処理要求で、キューバッファにその書き込む全
てのデータが保持されていない場合は、キューバソファ
にその書き込む全てのデータが入力されるのを待って処
理要求をポートにセ・ノドし、キューバッファのデータ
もそれに同期してポートにセットするよう処理要求を制
御する手段を設けることにより構成する。

〔産業上の利用分野〕

本発明は、記憶装置間のデータ転送を行なう記憶制御装
置の構成に関し、特に、データ転送の処理要求と書き込
みデータの同期処理の制御を行なうデータ転送制御回路
に係る。

［従来の技術］ 第３図は、従来の記憶装置間のデータ転送を行なう記憶
制御装置の例を示すプロ・ンク図であって、主記憶装置
５６とシステム記憶装置５８との開のデータ転送を記憶
制御装置５０が、処理要求元５７からの処理要求によっ
て行なう構成の例を示している。

記憶制御装置５０内のキューバ・ンファ５１は、記憶装
置間のデータ転送のために転送データを一時的に保持す
るバッファである。ポート５２または５３は処理要求元
５７からの処理要求およびキューバッファからの転送デ
ータを保持するレジスタであり、処理要求をコントロー
ル部５２ａまたは５３ａに、転送データをデータ部５２
ｂまたは５３ｂにセットする。ポート管理回路５４は、
データが処理要求より遅れてポートにセットされる場合
、処理要求と対となるデータを処理要求と同じポートに
セットするように制御する回路である。

プライオリティ選択回路５５は、ポート５２または５３
にセットされた処理要求を選択する回路であり、プライ
オリティ制御部５９で選択制御を行ない、選択結果をセ
レクタ６０のコントロー／Ｌ［６０ａおよびデータ部Ｓ
ｏｂにセットする。

なお、セレクト禁止検出回路５５−１．５５−２はポー
トのコントロール部にセットした処理要求とポートのデ
ータ部にセットしたデータの状態によりセレクトの禁止
を検出する回路である。

記憶制御袋２５０では、処理要求元５７からの処理要求
をキューバッファ５１の状態にかかわらずポート５２ま
たは５３にセットする。ポート５２または５３に処理要
求がセットされると、処理要求は、プライオリティ選択
回路５５の選択対象となり、選択されれば処理要求を実
行する。

このとき、ポート５２または５３にセットされた処理要
求が記憶装置への書き込み指示以外の処理要求の場合と
、処理要求が記憶装置への書き込み指示で、キューバッ
ファ５１にその書き込まれる全てのデータが保持されて
いる場合は、処理要求がプライオリティ選択回路５５で
選択され処理が実行される。

ポート５２または５３にセットされた処理要求が記憶装
置への書き込み指示で、キューバッファ５１に、その書
き込まれる全てのデータが保持されていない場合は、処
理要求がプライオリティ選択回路５５で選択されても処
理要求が実行できないのでセレクト禁止回路５５−１ま
たは５５−２で検出し、選択を禁止する。また、ポート
にセットする処理要求より遅れてデータがポートにセッ
トされる場合は、ポート管理回路５４により、データと
処理要求が対となるように制御し、上記の選択禁止の状
態の救済を行なっている。

〔発明が解決しようとする課題〕

上述したように、従来の記憶制御装置では、記憶装置に
転送データを書き込む場合に、ポートのコントロール部
に処理要求がセットされて、ポートのデータ部に書き込
むための全てのデータが未だ保持されていないとき、処
理要求がプライオリティ選択回路で選択されても、処理
を実行することができなかった。従って、プライオリテ
ィ選択回路にセット禁止検出回路の機能を設けることの
必要があり、そのため、プライオリティ選択回路が複雑
となると言う問題点があった。

本発明はこのような従来の問題点に鑑み、プライオリテ
ィ選択回路の構成を筒略化することのできる手段を提供
することを目的としている。

〔課題を解決するための手段〕

本発明によれば、上述の目的は、前記、特許請求の範囲
に記載した手段により達成される。

すなわち、本発明は、処理要求元からの処理要求を保持
することのできるポート（レジスタ）と、記憶装置間の
データ転送のために転送データを一時的に保持すること
のできるキューバッファを有し、記憶装置間のデータ転
送を行なうことのできる記憶制御装置において、 処理要求元からの処理要求が記憶装置間のデータ転送に
係る記憶装置への書き込みを指示する処理要求以外の処
理要求の場合は、キューバッファの状態にかかわらず処
理要求をポートにセットする手段と、処理要求元からの
処理要求が記憶装置間のデータ転送に係る記憶装置への
書き込みを指示する処理要求で、キューバッファにその
処理要求によって記憶装置に書き込まれる全てのデータ
が保持されている場合は、処理要求をポートにセットす
ると共にキューバッファのデータもこれに同期してポー
トにセットする手段と、処理要求元からの処理要求が記
憶装置間のデータ転送に係る記憶装置への書き込みを指
示する処理要求で、キューバッファにその処理要求によ
って記憶装置に書き込まれる全てのデータが保持されて
いない場合は、キューバッファにその処理要求によって
記憶装置に書き込まれる全てのデータが入力されるのを
待って処理要求をポートにセットし、キューバッファの
データもそれに同期してポートにセ。

トするように処理要求を制御する手段を設けた記憶制御
装置のデータ転送制御回路である。

〔作　用〕

第１図は、本発明の詳細な説明するブロンク図である。

同図は、主記憶装置７とシステム記憶装置９間のデータ
転送を記憶制御装置１が処理要求元８からの指示により
制御し、データ転送を行なう構成について示している。

記憶制御袋２１は、データ転送制御回路２、キューバッ
ファ３、ポート４〜５（レジスタ）およびプライオリテ
ィ選択回路６で構成し、記憶装置７に関するデータ転送
の制御を行なうものである。

データ転送の処理要求は、処理要求元８がら記憶制御装
置１のデータ転送制御回路に行なわれる。

データ転送制御回！２の処理要求分析回路２−１は、書
き込み、読出し等の要求分析を行なう。主記憶装置７へ
書き込む場合の書き込みデータは、システム記憶装置９
からキューバッファ３に入れられ、データ転送制御回路
２の制御で、ポート４または５の空きポートに転送され
、その転送結果をプライオリティ選択回路６で選択し、
主記憶袋ｆｉ７へ書き込みが行なわれる。

以下に処理要求元８から次の３パターンの処理要求につ
いて、データ転送制御回路２の制御の原理を説明する。

■　処理要求元８から主記憶装置７に対するデータ転送
の処理要求は、処理要求分析回路２−１で解読され、そ
の結果が書き込み以外の指示の場合は、キューバッファ
３の状態に関係なく、処理要求分析回路２−１からセッ
ト信号送出回路２−２へポート４または５の空きポート
にセット信号の送出を指示し、処理要求元８からの処理
要求をポート４または５の空きポートのコントロール部
４ａまたは５ａにセットする。

その結果を、プライオリティ制御部６−１の選択制御に
より処理要求をセレクタ６〜２のコントロール部６−３
にセットし、主記憶装置７に対し処理を実行する。

■　処理要求分析回路２−１の解読結果が、暑き込み指
示であって、また、キューバッファ３カシステム記憶装
置９から主記憶装置７に書き込む全データを保持してい
るときは、レディ信号をセット信号送出回路２あて送出
する。

セット信号送出回路２−２は、処理要求分析回路２−１
から指示された書き込み信号と、キューバッファ３から
の全データ保持のレディ信号の同期した到着により、ポ
ート４または５の空きポートにセット信号を送出し、処
理要求元８からの処理要求をポート４または５の空きポ
ートのコントロール部４ａまたは５ａへ、またキューバ
ッファ３のデータも同期してポート４または５のデータ
部４ｂまたは５ｂにセットする。

その結果を、プライオリティ制御部６−１の選択制御に
より、処理要求をセレクタ６−２のコントロール部６−
３に、データをデータ部６−４にセットし、主記憶装置
７に対し書き込み処理を実行する。

■　処理要求分析回路２−１の解読結果が書き込み指示
であって、キューバッファ３には、システム記憶装置９
から主記憶装置７に書き込む全データが未だ保持されて
いないとき、セット信号送出回路２−２は、キューバッ
ファ３ヘシステム記憶装置９からの全データの入力を待
つ。全データが到着し保持されるとセット信号送出回路
２−２は、キューバッファよりのレディ信号により、先
に到着した処理要求分析回路２−１の書き込み指示との
同期が採れた結果、ポート４または５の空きポートにセ
ット信号を送出し、処理要求元８からの処理要求を、ポ
ート４または５の空きポートのコントロール部４ａまた
は５ａへ、またキューバッファ３のデータをポート４ま
たは５のデータ部４ｂまたは５ｂにセットする。

その結果、前記■と同様にプライオリティ選択回路６が
これを選択対象として扱い、それが選択されたとき主記
憶装置７に対する書き込み処理を実行する。このように
処理要求元日からの処理要求をデータ転送制御回路２が
制御することにより、選択を禁止されるようなデータと
の同期が採れていない処理要求は、プライオリティ選択
回路の選択対象にならないようにすることができる。

プライオリティ選択回路の選択対象となるのは、処理要
求元からの処理要求がポートにセットされた時のみであ
り、上記の制御を行なうことにより、ポート管理回路お
よびセット禁止回路を不要とすることができる。

〔実施例〕

第２図は、本発明の一実施例を示す図であって、主記憶
装置１８とシステム記憶装置２０間のデータ転送を記憶
制御装置１０が処理要求元１９からの指示により制御し
、データ転送を行なう構成について示している。データ
転送制御回路１１は、処理要求元１９からの処理要求を
基に転送処理するデータの転送制御を行なう。

次に、処理要求の３パターンについて、実施例を説明す
る。

■　処理要求元１９からの処理要求の解読結果が書き込
み以外の指示の場合は、キューバッファ１４の状態に関
係なく処理要求分析回路１２は、ストア信号をセット信
号送出回路１３に出し、否定論埋置！１３−ｃ、１３−
ｄを通しポート１５または１６の空きポートにセント信
号を送出する。

その結果、処理要求元１９からの処理要求をポート１５
または１６の空きポートのコントロール部１５ａまたは
１６ａにセットする。

プライオリティ制御部２１は、ポートのセント結果の選
択を行ない処理要求をセレクタ２２のコントロール部２
２ａにセットし、主記憶装置１日に対し処理を実行する
。

■　処理要求元１９からの処理要求の解読結果が、書き
込み指示であって、また、キューバッファ１４が、シス
テム記憶装置２０から主記憶装置１８に書き込む全デー
タを保持しているときは、レディ信号をセット信号送出
回路１３あて送出する。セット信号送出回路１３は、処
理要求分折回ｍ１２から指示されたストア信号と、キュ
ーバッファ１４からの全データ保持のレディ信号を論理
回路１３−ａ、１３−ｂの論理積の条件で同期した到着
により、ポート１５または１６の空きポートにセット信
号を送出し、処理要求元１９からの処理要求をポート１
５または１６の空きポートのコントロール部１５ａまた
は１．６　ａへ、またキューバッファ１４のデータも同
期してポート１５または１６のデータ部１５ｂまたは１
６ｂにセットする。

その結果を、プライオリティ制御部２１の選択制御によ
り、処理要求をセレクタ２２のコントロール部２２ａに
データをデータ部２２ｂにセットし、主記憶装置１８に
対し書き込み処理を実行する。

■　処理要求元１９からの処理要求の解読結果が、書き
込み指示であって、キューバッファ１４には、システム
記憶装置２０から主記憶装置１８に書き込む全データが
未だ保持されていないとき、論理回路１３−ａ、１３−
ｂは、論理積の条件でキューバッファからのレディ信号
が未到着であり、セット信号送出回路１３は、キューバ
ッファ１４ヘシステム記憶装置２０からの全データの入
力を待つ。

全データが到着し保持されると、セット信号送出回路１
３は、キューバッファよりのレディ信号により、先に到
着した処理要求分析回路１２のストア信号が論理回路１
３−ａ、１３−ｂの論理積の条件で同期が採れ前記■と
同様にポート１５または１６の空きポートにセット信号
を送出し、処理要求元１９からの処理要求を、ポート１
５または１６のコントロール部１５ａまたは１６ａへま
たキューバッファ１４のデータをポート１５または１６
のデータ部１５ｂまたは１６ｂにセットする。

その結果プライオリティ選択回路１７がこれを選択対象
とし、それが選択されたとき主記憶装置工８に対し書き
込み処理を実行する。

第２図は、本発明の一実施例であり、本発明は、主記憶
装置とシステム記憶装置間のデータ転送に限定されるこ
とはない。また、第２図は、ポートを２個とした例であ
るが、２個に限るものではなく、必要なポートの数を設
ければよい。

〔発明の効果〕

以上説明したように、記憶装置へ転送するデータと、そ
の処理要求の制御を本発明のデータ転送制御回路で行な
うことによりプライオリティ選択回路からセレクト禁止
検出回路を不要とし回路構成を簡易にすることができる
。その結果、記憶制御装置の物理的質量を削減できる利
点がある。

【図面の簡単な説明】

第１図は、本発明の詳細な説明するブロック図、第２図
は、本発明の一実施例を示す図、第３図は、従来の記憶
制御装置の例を示すブロック図である。 １．１０・・・記憶制御装置、２，１１・・・データ転
送制御回路、２−１．１２・・・処理要求分析回路、２
−２．１３・・・セット信号送出回路、１３−ａ〜１３
−ｅ・・・論理素子、３，１４．５１・・・キューバッ
ファ、４．５，１５．１６・・・ポート、４ａ、５ａ。

Claims (1)

1. 【特許請求の範囲】 処理要求元からの処理要求を保持することのできるポー
   ト（レジスタ）と、記憶装置間のデータ転送のために転
   送データを一時的に保持することのできるキューバッフ
   ァを有し、記憶装置間のデータ転送を行なうことのでき
   る記憶制御装置において、 処理要求元からの処理要求が記憶装置間のデータ転送に
   係る記憶装置への書き込みを指示する処理要求以外の処
   理要求の場合は、キューバッファの状態にかかわらず処
   理要求をポートにセットする手段と、 処理要求元から処理要求が記憶装置間のデータ転送に係
   る記憶装置への書き込みを指示する処理要求で、キュー
   バッファにその処理要求によって記憶装置に書き込まれ
   る全てのデータが保持されている場合は、処理要求をポ
   ートにセットすると共に、キューバッファのデータもこ
   れに同期してポートにセットする手段と、 処理要求元からの処理要求が記憶装置間のデータ転送に
   係る記憶装置への書き込みを指示する処理要求で、キュ
   ーバッファにその処理要求によって記憶装置に書き込ま
   れる全てのデータが保持されていない場合は、キューバ
   ッファにその処理要求によって記憶装置に書き込まれる
   全てのデータが入力されるのを待って処理要求をポート
   にセットし、キューバッファのデータもそれに同期して
   ポートにセットするように処理要求を制御する手段を設
   けることを特徴とする記憶制御装置のデータ転送制御回
   路。