JPH01241859A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は導電層が良好に形成され、また、キャパシタ
が良好に形成される半導体装置の製造方法に関するもの
である。

〔従来の技術〕

第３図（ａ）〜（θ）は従来の半導体装置の製造工程を
示す図であシ、この場合、その要部にキャパシタが形成
されるものの製造工程を示している。このキャパシタは
、シリコン単結晶等よりなる半導体基板（１）Ｃ以下、
基板と称す）上に形成される厚い絶縁膜上に、薄藝絶縁
層を挾んで下層電極αＤおよび上層電極（２）がそれぞ
れ積層形成される構成となっている。

このように構成さｉる半導体装置の要部であるキャパシ
タ部の製造工程を、第３図（ａ）〜（ｅ）に従って説明
する。

まず、基板（１）の主面上に、例えば厚いシリコン酸化
膜（２）を熱酸化法等により約１０００Ａの膜厚に形成
し、次いで、この上の全面に１例えば多結晶シリコン膜
（３）を減圧ＣＶＤ法等により約２００ＯＡの膜厚に形
成する（第３図（ａ））。

次に、上記基板（１）上から、例えばヒ素イオン（Ａ８
＋）を注入エネルギ５０ＫｅＶ　、注入緻２　Ｘ　１０
５／Ｃｍ”でイオン注入する。これにより、上記多結晶
シリコン膜（３）の主面から所定領域にわたυ、ヒ素（
Ａ８）の不純物イオンが注入される。このとき、上記ヒ
素イオン（ＡＳ＋）の上記多結晶シリコン膜（３）中に
おける射影飛程Ｒｐｔ”を約３００Ａ　、分布の分散△
Ｒｐμ約１００八となることから、上記イオン注入領域
の濃度分布は、深さ約３００Ａのところにモ均値があり
。

分散が約１００Ａのガウス分布で近似されたものとなる
（第３図（ｂ））。

次に、上記イオン注入が施された多結晶シリコン膜（３
ａ）上の全面に、例えばポジ型のレジストを所定膜厚に
被着し、これにフォトリソグラフィ工程のパターニング
を施してレジストパターン（５）を形成した後、これを
マスクに下地膜（３ａ）に反応性イオンエツチングｃ以
下、Ｒ工Ｅと称す）を施し。

選択的にエツチング除去する。これにより、上記レジス
トパターン（５）が下地膜（３ａ）に転写されるが。

このとき、残存した上記イオン注入が施された多結晶シ
リコン膜（３ａ）の端面部は、突出部（６）やエツチン
グ〈ｂ込み（７）が形成された断面形状となる。

これけＲ工Ｅによるエツチングの際、そのエツチング速
度は上記ヒ禦イオン（Ａｓ＋）による濃度分布に比例す
るエツチング特性となるため、深さ約３００Ａの部分で
エツチングが険めで速く進んでエツチングくい込み（７
）が形成され、これによって、その上部の主面近傍では
突出部（６）が形成され、また、下層側ではエツチング
速度が遅くなってくい込みの障めで小さｈ状態となる（
第３図（Ｃ））。

次に、上記イオン注入が施された多結晶シリコン膜（３
ａ）の主面および側面を被覆するように１例えば薄＾シ
リコン酸化膜（８）を減圧ＣＶＤ法等にょｐ１００Ａ程
度の膜厚に形成し、この後、その上の全面に、例えばリ
ン（Ｐ）がドープされたドープド多結晶シリコン膜（９
）を２０００〜３００ＯＡ程度の膜厚に形成する（第３
図（ｄ））。

次に、上記ドープド多結晶シリコン膜（９）上の全面に
、例えばポジ型のレジストを所定膜厚に被着し、これに
フォトリングラフィ工程のパターニングを施してレジス
トパターン（図示省略）を形成し、こねをマスクに下地
の上記ドープド多結晶シリコン膜（９）をＲ工Ｅ４ｊＶ
ｃより選択的にエツチング除去する。この後、上記レジ
ストパターンを除去スると、上記薄いシリコン酸化膜（
８）を挾んで、下には上記イオン注入が施さｆｌだ多結
晶シリコン膜（３ａ）が配設さね−１これと対向して上
には一部が上記イオン注入が施された多結晶シリコン膜
（３ａ）の端面部にわたってドープド多結晶シリコン膜
（９）が配設される構造となる。ここで、上記基板（１
）を、例えば９００℃の窒素雰囲気中で熱処理を施し、
上記イオン注入が施さまた多結晶シリコン膜（３ａ）中
のヒ素イオン（Ａ日）および上記ドープド多結晶シリコ
ン膜（９）中のリン（Ｐ）が活性化されることによシ、
第１の導電層および第２の導電層が形成される。

こねら第１の導電層、第２の導電層と、これら両導電層
に挾捷れた薄い絶縁層とからキャパシタが形成される。

このキャパシタの動作時、上記前二者は接地用、電圧印
加用の下層冒険αＢ、上層電曝（２）となり、後者は電
荷蓄積用となるものである（第３図（θ））。

次に、このキャパシタの動作につ＾て説明する。

上層電極（イ）、下層Ｎ極０Ｄ間に所定電圧■を印加す
ると、キャパシタには所要電荷Ｑが蓄積される。

このときの電界Ｖｉ、上記上層電極（２）１２−１−５
Ｖが印加され、上記下層冒険０１）が接地電位（ＯＶ）
となされ、薄□ハシリコン酸化膜（８）が１ｏｏＡの膜
厚に形成されてｂれば、上記下層冒険０］）の主面部に
け５ＭＶ／ｃｍの電界がかかることになる。ところで、
上記下１−電障αＢの端面部は、突出部（６）やエツチ
ング〈ハ込み（７）の鋭角部を有する断面形状となって
−るため、この部分では電界集中が起って、上記値より
大きな電界がかかることになる。それに起因して絶縁破
壊が生じやすくなる。第４図に絶縁耐圧を実測した結果
を示す。この場合、１個当シの面積が１出ｍ２であシ、
それが複数配設され、上記下層電極０］）の端面部の幅
合計長が１７３ｍｍとなるキャパシタを形成し、これら
各キャパシタの絶縁破壊電圧とそれに対応するキャパシ
タ数を示しである。これより絶縁破壊電圧が低＾ところ
に分布し、その最頻値ケ５．５〜６．０■にあり、絶縁
耐圧が低く、薄いシリコン酸化膜（８）が容易に破壊さ
れてしまうことになる。

ところで、上記の説明において、第１の導電層は下層軍
隊αＤとなり、キャパシタに用められる場合について述
べたが、上記第１の導電層が１例えば電極配線として用
いる場合にも％断面形状や被覆性等に問題があり、所期
の特性のものが得られないことになる。

〔発明が解決しようとする課題〕

従来の半導体装置は以上のように製造され、多結晶シリ
コン膜（３）にイオン注入が施された後、これにエツチ
ングが施されて所要パターンの第１の導電層に形成され
ることから、エツチングの際に。

上記イオン注入の濃度分布に応じたエツチング速度でイ
オン注入が施された多結晶シリコン膜（３ａ）が除去さ
れるため、その端面部は鋭角状の突出部（６）やエツチ
ングぐい込み（７）が形成された断面形状となる。この
ような導電層では、電極配線等に用ハた場合、所望の特
性が得られな−ばかシか、被覆性が悪いものになってし
まＩＡ、最悪の場合、被覆される層との間に空乏部を形
成させてしまうことになる。また、上記第１の導電層を
下層電極α刀に用＾、薄＾シリコン酸化膜（８）を介在
させて、その対向部に第２の導電層の上層型（至）（２
）を形成させてキャパシタを構成させた場合、上記下層
１障α℃の端面部の突８部（６）やエツチング〈ｂ込み
（７）で電界集中を起こさせる原因となり、その結果、
低い印加電圧で上記薄いシリコン酸化膜（８）が絶縁破
壊に至ってしまｈ１絶縁耐圧の劣ったものになってし甘
う。このように、導電層として好適なものが形成されず
、信頼性の損われたものになってしまうという問題点が
あった。

この発明は上記のような問題点を解消するためになされ
たもので、導電層として好適な形状のものに形成されて
所期の特性が得られ、捷た、所期の絶縁耐圧のキャパシ
タが形成さねで、信頼性の向上が図られる半導体装置の
製造方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、半導体基板上
の絶縁膜上に半導体層が堆積され、さらにその上にレジ
ストが被着され、このレジストに所要パターンが形成さ
れてこれをマスクにドライエツチングを施して上記半導
体層が選択的に除去さｔ″Ｌだ後、上記レジストパター
ンを除去して導電性となすべき不純物のイオン注入が施
されて導電層に形成され、るようになされて＾る。

また、半導体基板上の絶縁膜上に半導体層が堆積され、
さらにその上にレジストが被着され、このレジストに所
要パターンが形成され、これをマスクにドライエツチン
グを施して上記半導体層が選択的に除去された後、上記
レジストパターンを除去して導電性となすべき不純物の
イオン注入が施されて第１の導電層が形成され、この第
１の導電層上にはその表面部を被覆するように薄い絶縁
層が形成され、さらにその上には上記第１の導電。

層の端面部にわたる領域に対向配設される第２の導電層
が形成され、上記薄い絶縁層を挾んで上記両溝電層が配
設されるキャパシタが形成されるようになされている。

〔作用〕

この発明における絶縁膜上の導電コ＊Ｉｒ１％半導体層
の状態で所要パターンに形成され、その後、所要パター
ンの半導体層に導電性となすイオン注入が行われて形成
されるものであるため、上記所焚パターンのエツチング
に際し、均一なエツチング速度で選択除去されることに
なって、除去後におばる上記半導体層の端面部は、その
側面がほぼ指面状に形成されることになる。

従って、導電層として好適な形状のものに形成させる機
能を有する。

〔実施例〕

以下、この発明の一実施例を図につ＾で説明する。なお
、従来の技術の説明と重複する部分け、適宜その説明を
省略する。第１図（ａ）〜（ｅ）はこの発明の一実施例
による半導体装置の製造工程を示す図ｆあり、その要部
にキャパシタが形成され、る場合の製造工程を示してい
る。図において、（１）〜（３）および（３ａ）は従来
のものと同じもの、０９は絶縁層となる薄いシリコン酸
化膜０９．α力は絶縁膜（２）上にあって、その主面部
と端面部とにわたり上記薄＾シリコン酸化膜０９により
被覆さハた下層電極、０→はこの下層冒険α乃の対向電
極となるものであって。

上記薄のシリコン酸化膜α９上に配設され、上記下層冒
険α乃の主面部から端面部、さらに上記端面部と離反す
る方向にわたる領域に形成された上部電極α杓である。

こねら薄めシリコン酸化膜α９９両軍険α力、α８）か
らキャパシタが構成されるものである。

このように構成される半導体装置は、その要部のキャパ
シタ部が第１図（ａ）〜（θ）に示す製造工程によシ形
成される。

まず、基板（１）上に、厚いシリコン酸化膜（２）、多
結晶シリコン膜（３）が順次形成されるが、この工程は
第３図（ａ）に示す工程と同じであり、その説明は省略
する（第１図（ａ））。

次に、上記多結晶シリコン膜（３）上の全面に、例えば
ポジ型のレジストを所定膜厚に被着し、これにフォトリ
ソグラフィ工程のパターニングを施して所要レジストパ
ターン（５）に形成した後、これをマスクに下地の上記
多結晶シリコン膜〔３）をＲＩＢにより選択的に除去す
る。こね−により上記レジストパターン（５）が下地膜
（３）に転写され、所要パターンの多結晶シリコン膜（
３）が形成される。このとき、その端面部は、基板（１
）に対しほぼ垂直で、かつ側面がモ面状となシ、主面部
と側面部との境界に角部α３のみができる断面形状とな
る（第１図（ｂ））。

次に、上記レジストパターン（５）が除去された後、上
記基板Ｃ１）上から、例えばヒ素イオン（Ａｓ”）を注
入エネルギ５０にθＶ、注入量２　Ｘ　１０１５／ｃｍ
２でイオン注入０４）する。これにより、上記多結晶シ
リコン膜（３）にけ上記ヒ累イオン（Ａｓ＋）が注入さ
れ、その主面から約３００Ａの深さにモ均値があシ１分
散の分布が約１００Ａのガウス分布で過似されるｅ度分
布のイオン注入領域が形成されることになる（第１図（
Ｃ））。

次に、上記イオン注入が施された多結晶シリコン膜（３
ａ）の主面部および側面部を被覆するように全面に、薄
いシリコン酸化膜αつを減圧ＣＶＤ法等により約ユＯＯ
Ａの膜厚に形成する。さらに、上記薄いシリコン酸化膜
αυ上の全面に、例えばリン（Ｐ）がドープされたドー
プド多結晶シリコン膜αＱをＣＶＤ法等により２０００
〜３００ＯＡ程度の膜厚に形成する（第１図（ｄ））。

次に、上記ドープド多結晶シリコン膜αＱ上の全面に、
例えばポジ型のレジストを所定膜厚に被着し、これにフ
ォトリングラフィ工程のパターニングを施し、レジスト
パターン（図示省略）を形成する。この後、上記レジス
トパターンをマスクに下地の上記ドープド多結晶シリコ
ン膜αｅヲＲ工Ｅにより選択的に除去し、所要パターン
に形成した後、上記レジストパターンを除去する。しか
る後に、上記基板（１）を、例えば９００°Ｃの窒素雰
囲気中で熱処理を施し、上記イオン注入が施された多結
晶シリコン１ｉ（３ａ）中のヒ素イオン（Ａｓ＋）およ
び上記ドープド多結晶シリコン膜αＧ中のリン（Ｐ）を
活性化させることにより、第１の導電層、第２の導電層
が形成される。これら第１の導電層、第２の導電層は、
それぞね下層電極α乃、上層電甑（至）となって、これ
ら画電極α力、（至）間の上記薄いシリコン酸化膜α９
とからキャパシタが形成されることになる（第１図（ｅ
））。

次に、このようにして形成されたキャパシタの動作につ
ハて説明する、上Ｎｊ電冒険至）、下１電除αη間に所
定電圧Ｖを印加すると、キャパシタＶｒは所要電荷Ｑが
蓄積される。このときの電界ＥＶｉ、例えば上記上層電
甑α檜に＋５■が印加され、上記下層電極αηを接地電
位（０■）とすると、薄いシリコン酸化膜αＱが膜厚１
０ｏ八に形成されていれば、上記下層冒険α乃の主面部
にば５ＭＶ／ｃｍの電界がかかることになる。なお、上
記下層電原αカの端面部にＶｉ、角部α９を有しこの部
分では上記値よりわずか大き一電界がかかることになる
が、その影響は隠めて小さい。すなわち、第２図に絶縁
耐圧を実測した例を示す。こねは、例えば１個当りの面
積がｌ　ｍｍ２であり、それが複数配設され、上記上層
電極αηの端面角部α乃の幅の合計長が１７３ｍｍとな
るキャパシタを形成し、これら各キャパシタにつｂ″′
Ｃ１絶縁破壊電圧とその度数とを示したものである。こ
の結果より、絶縁破壊電圧の最頻値は７．０〜７．５ｖ
にあり、従来に比べても高り値となっており、絶縁耐圧
が向上したものとなる。

ところで、上記のようにキャパシタが形成される場合の
みならず、上記下層電極αηを導電層とする冒険配線等
に用ｌＡだ場合にも有効である。すなわち、導電層の端
面ば、絶縁膜（２）の主面に対しほぼ垂直となり、しか
も、その側面部がほぼモ面状となる形状に形成され、る
ため、導電層として好適である−１また、上面に他の層
を被覆させる場合にも、従来例におけるように、被覆性
を阻害させたり、端面部に空乏部を余生させたりといっ
たことが抑止さねることになる。従って、このような導
電層を用＾ることにより半導体装置の信頼性が向上され
ることになる。

なお、上記一実施例の説明において、下＃軍隊０７）１
−を所定膜厚の多結晶シリコン膜（３）にヒ素イオン（
Ａｓ＋）が注入され、ｎ型の導電層となさねる場合につ
ハて述べたが、これに限定されるものではなく、上記多
結晶シリコン膜（３）に代えて単結晶シリコン膜を用い
ても良く、また、形成膜厚も適当に設定されねば良い。

これら膜を導電層となすイオン注入の不純物も、その種
類や導電型によらず適当に選択されれば良すう また、上層電ＩＬ薄い絶縁層はそれぞれドープド多結晶
シリコン膜ＱｆＣ、シリコン酸化膜０９で形成さね−て
＾たが、これらが同様の機能を有する他の材料で形成さ
れ、それぞれ適当な膜厚となされた場合であっても良く
、上記と同様の効果を奏するＯ 〔発明の効果〕 以上のように、この光明によれば、半導体基板上の絶縁
膜上に堆積される半導体層が所要パターンとなさねた後
、導電性となすイオン注入を施して導電層となさするも
のであり、また、上記導電層を第１の導電層とし、この
第１の導電層上に薄匹絶縁層を形成し、さらにその上に
上記第１の導電層の端面部にわたる領域に対向配設され
る第２の導電層が形成さね５てキャパシタが形成される
ようになされているため、導電層として好適な形状に形
成され、捷た。絶縁耐圧が向上されて、半導体装置の信
頼性が向上される効果を有する。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）はこの発明の一実施例による半導
体装置の製造工程を示す図、第２図は第１図に示す工程
によシ形成された半導体装置のキャパシタの絶縁破壊電
圧と度数との関係を示す図、第３図（ａ）〜（θ）Ｖｉ
従来の半導体装置の製造工程を示す図、第４図は第３図
に示す工程により形成された半導体装置のキャパシタの
絶縁破壊電圧と度数との関係を示す図である。 図にお＾て％（１）は基板、（２）け厚ｂシリコン酸化
膜、（３）は多結晶シリコン膜、（５）はレジストパタ
ーン％０４）はイオン注入、α９け薄いシリコン酸化膜
、αｅＶｉドープド多結晶シリコン膜、α７）Ｖｉ下層
電極、（至）は上層電極である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上の絶縁膜上に半導体層が堆積され、
   さらにその上にレジストが被着され、このレジストに所
   要パターンが形成され、これをマスクにドライエッチン
   グを施して上記半導体層が選択的に除去された後、上記
   レジストパターンを除去して導電性となすべき不純物の
   イオン注入が施されて導電層に形成されてなる半導体装
   置の製造方法。
2. （２）半導体基板上の絶縁膜上に半導体層が堆積され、
   さらにその上にレジストが被着され、このレジストに所
   要パターンが形成され、これをマスクにドライエッチン
   グを施して上記半導体層が選択的に除去された後、上記
   レジストパターンを除去して導電性となすべき不純物の
   イオン注入が施されて第１の導電層が形成され、この第
   １の導電層上にはその表面部を被覆するように薄い絶縁
   層が形成され、さらにその上には上記第１の導電層の端
   面部にわたる領域に対向配設される第２の導電層が形成
   され、上記薄い絶縁層を挾んで上記両導電層が配設され
   るキャパシタが形成されてなる半導体装置の製造方法。