JPH01237869A - マイクロコントローラ - Google Patents
マイクロコントローラInfo
- Publication number
- JPH01237869A JPH01237869A JP63066264A JP6626488A JPH01237869A JP H01237869 A JPH01237869 A JP H01237869A JP 63066264 A JP63066264 A JP 63066264A JP 6626488 A JP6626488 A JP 6626488A JP H01237869 A JPH01237869 A JP H01237869A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- initial state
- state
- block
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野コ
１個の半導体チップ内に、命令の読み込み、解読、実行
を制御する制御回路、演算機能並びにタイマー、入出力
ポート等の周辺機能を集積したマイクロコントローラに
関するものである。
を制御する制御回路、演算機能並びにタイマー、入出力
ポート等の周辺機能を集積したマイクロコントローラに
関するものである。
第２図は、例えば日本電気株式会社発行のマイクロコン
ピュータｕＰＤ７８３１２ＣＷのブロック図に規定され
ている従来のマイコンであり、図において、（１）はマ
イコン、（２）はマイクロプログラミングＲＯＭブロッ
ク、（３）は制御回路、（４）は初期化規定端子（リセ
ット端子）、（５）はリセット回路、（６）はリセット
信号、（７）は内部データバス、（８）は中央演算装置
（以下、ＣＰＵ）、ｆ９１はタイマブロックである。
ピュータｕＰＤ７８３１２ＣＷのブロック図に規定され
ている従来のマイコンであり、図において、（１）はマ
イコン、（２）はマイクロプログラミングＲＯＭブロッ
ク、（３）は制御回路、（４）は初期化規定端子（リセ
ット端子）、（５）はリセット回路、（６）はリセット
信号、（７）は内部データバス、（８）は中央演算装置
（以下、ＣＰＵ）、ｆ９１はタイマブロックである。
次に動作につい゛て説明する。マイコン（１）の初期化
は、初期化規定端子（４）にアクティブ信号を入力する
とリセット回路（５）から内部状態を初期化するアクテ
ィブなリセット信号（６）が出力されて、マイクロプロ
グラミングＲＯＭブロック（２）、制御回路（３）、Ｃ
Ｐ Ｕ （８１や周辺機能の一種であるタイマブロック
（９）の内部状態を規定するフラグやレジスタを初期化
状態に設定する。
は、初期化規定端子（４）にアクティブ信号を入力する
とリセット回路（５）から内部状態を初期化するアクテ
ィブなリセット信号（６）が出力されて、マイクロプロ
グラミングＲＯＭブロック（２）、制御回路（３）、Ｃ
Ｐ Ｕ （８１や周辺機能の一種であるタイマブロック
（９）の内部状態を規定するフラグやレジスタを初期化
状態に設定する。
［発明が解決しようとする課題１
従来のマイコンは以上のように構成されているので、周
辺機能の初期状態を任意の状態ｌこ設定てきないという
課題があった。この発明は上記のような課題を解消する
ためになされたもので、電気的に読み書き可能な不揮発
性メモリを集積させ、かつ上記不揮発性メモリの内容に
従って周辺機能の初期状態を決定する初期状態設定機能
を備えることで、任意の初期状態を設定できるマイコン
を得ることを目的とする。
辺機能の初期状態を任意の状態ｌこ設定てきないという
課題があった。この発明は上記のような課題を解消する
ためになされたもので、電気的に読み書き可能な不揮発
性メモリを集積させ、かつ上記不揮発性メモリの内容に
従って周辺機能の初期状態を決定する初期状態設定機能
を備えることで、任意の初期状態を設定できるマイコン
を得ることを目的とする。
この発明に係わるマイコンには、電気的に読み書き可能
な不揮発性メモリを集積させ、かつ上記不揮発性メモリ
の内容に従って上記マイコンの初期状態を決定する初期
状態設定機能を内蔵している。
な不揮発性メモリを集積させ、かつ上記不揮発性メモリ
の内容に従って上記マイコンの初期状態を決定する初期
状態設定機能を内蔵している。
上記の機能を内蔵することで、内蔵された周辺機能を任
意の初期状態に設定できるマイコンを得る。
意の初期状態に設定できるマイコンを得る。
〔実施例〕
以下、この発明の一実施例の図について説明する。第１
図はマイコンのブロック回路図である。
図はマイコンのブロック回路図である。
図において、（１）〜（９）は第２図と同等で−００は
設定命令発生回路、（１１１は電気的に読み書き可能な
不揮発性メモリである。
設定命令発生回路、（１１１は電気的に読み書き可能な
不揮発性メモリである。
次に動作について説明する。マイコン（１）の初期化は
、初期化規定端子（４）にアクティブ信号を入力すると
リセット回路（５）から内部状態を初期化するアクティ
ブなリセット信号（６）が出力されて、マイクロプログ
ラミングＲＯＭブロック（２）、制御回路（３）、ＣＰ
Ｕ （８１や設定命令発生回路＋１０１の内部状態を
規定するフラグやレジスタを初期化状態に設定する。設
定命令発生回路＋ＩＧは、初期状態に設定されると周辺
機能の内部状態を規定するフラグやレジスタを電気的に
読み書き可能な不揮発性メモリαυに規定している内容
に従って設定する為の命令を発生させてマイクロプログ
ラミングＲＯＭブロック（２）に出力する。マイクロプ
ログラミングＲＯＭブロック（２）は、上記命令を実行
して一タイマブロック（９）の内部状態を規定するフラ
グやレジスタを特定の状態に設定する。
、初期化規定端子（４）にアクティブ信号を入力すると
リセット回路（５）から内部状態を初期化するアクティ
ブなリセット信号（６）が出力されて、マイクロプログ
ラミングＲＯＭブロック（２）、制御回路（３）、ＣＰ
Ｕ （８１や設定命令発生回路＋１０１の内部状態を
規定するフラグやレジスタを初期化状態に設定する。設
定命令発生回路＋ＩＧは、初期状態に設定されると周辺
機能の内部状態を規定するフラグやレジスタを電気的に
読み書き可能な不揮発性メモリαυに規定している内容
に従って設定する為の命令を発生させてマイクロプログ
ラミングＲＯＭブロック（２）に出力する。マイクロプ
ログラミングＲＯＭブロック（２）は、上記命令を実行
して一タイマブロック（９）の内部状態を規定するフラ
グやレジスタを特定の状態に設定する。
以上のように、この発明によれば不揮発性メモリの内容
に従ってマイコンに内蔵されている周辺機能を特定の初
期状態に設定できる効果がある。
に従ってマイコンに内蔵されている周辺機能を特定の初
期状態に設定できる効果がある。
第１図はこの発明に係る一実施例のマイコンのブロック
回路図、第２図は従来のマイコンのブロック回路図であ
る。 図において（１）はマイコン、（２）はマイクロプログ
ラミングＲＯＭブロック−（３）は制御回路、（４）は
初期化規定端子（リセット端子’） 、ｆ５１はリセッ
ト回路、（６）はリセット信号、（７）は内部データバ
ス、（８）はＣＰＵ、（９）はタイマブロック、Ｏｅは
設定命令発生回路、（１１１は電気的に読み書き可能な
不揮発性メモリである。 なお、図中、同一符号は同一、又は相当部分を示す。
回路図、第２図は従来のマイコンのブロック回路図であ
る。 図において（１）はマイコン、（２）はマイクロプログ
ラミングＲＯＭブロック−（３）は制御回路、（４）は
初期化規定端子（リセット端子’） 、ｆ５１はリセッ
ト回路、（６）はリセット信号、（７）は内部データバ
ス、（８）はＣＰＵ、（９）はタイマブロック、Ｏｅは
設定命令発生回路、（１１１は電気的に読み書き可能な
不揮発性メモリである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- １個の半導体チップ内に、命令の読み込み、解読、実行
を制御する制御回路、演算機能並びにタイマー、入出力
ポート等の周辺機能を集積したマイクロコントローラ（
以下、マイコン）に、電気的に読み書き可能な不揮発性
メモリを集積させ、かつ上記不揮発性メモリの内容に従
つて上記マイコンの周辺機能の初期状態を決定する初期
状態設定機能を備えたことを特徴とするマイクロコント
ローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066264A JPH01237869A (ja) | 1988-03-18 | 1988-03-18 | マイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066264A JPH01237869A (ja) | 1988-03-18 | 1988-03-18 | マイクロコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01237869A true JPH01237869A (ja) | 1989-09-22 |
Family
ID=13310817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63066264A Pending JPH01237869A (ja) | 1988-03-18 | 1988-03-18 | マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01237869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03192390A (ja) * | 1989-12-22 | 1991-08-22 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
-
1988
- 1988-03-18 JP JP63066264A patent/JPH01237869A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03192390A (ja) * | 1989-12-22 | 1991-08-22 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878174A (en) | Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions | |
| US5504903A (en) | Self-progamming of on-chip program memory for microcontroller at clock start-up | |
| JPH0212475A (ja) | マイクロコンピュータ | |
| GB2154034A (en) | Microcomputer with software protection | |
| JPH01237869A (ja) | マイクロコントローラ | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| JPS6362778B2 (ja) | ||
| JPS63266698A (ja) | マイクロコンピユ−タ | |
| JPS61253503A (ja) | シ−ケンス制御装置 | |
| JPS63143656A (ja) | マイクロコンピユ−タ装置 | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| JP2731747B2 (ja) | 電子デジタルプロセッサ装置 | |
| JPS5839347A (ja) | プロセツサ | |
| JPH0377158A (ja) | マイクロプロセッサ | |
| JPS61156362A (ja) | マイクロコンピユ−タ | |
| JPS6398064A (ja) | 汎用制御装置 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| KR900010783A (ko) | 반도체 집적회로 | |
| JPS623458B2 (ja) | ||
| JP2584041B2 (ja) | データ処理装置 | |
| JPS61245272A (ja) | １チツプマイクロコンピユ−タ | |
| KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
| JPS6158074A (ja) | マイクロコンピユ−タ | |
| JPH0697435B2 (ja) | エバリエーションチップ |