JPH01237811A - リセット指令方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は外部接続物を本体側に電気的に接続する時に、
本体側のＣＰＵ等を強制的にリセットさせるリセット指
令方法および装置に関する。

〔従来の技術〕

一般に、各種の産業機器には、メモリカード、ＩＣカー
ドやその他のカートリッジ等からなる外部接続物を機器
の本体側に電気的に接続して、本体側および外部接続物
を協働させ、所定の動作を行なうものがある。

この外部接続物を利用する機器としては、例えば情報処
理装置の出力ｉ器の一種であるプリンタ等が挙げられる
。

このプリンタにおいては、例えば文字フォントや印字条
件等を記憶させたメモリカード等からなる外部接続物を
、プリンタ本体に設けたコネクタに挿入して電気的に接
続し、その後同外部接続物に記憶された文字フォントや
印字条件等を本体側のＣＰＵに読み込み、その読み込ん
だデータに従つて印字を施すようにしている。

また、前述した外部接続物を利用するプリンタ等の機器
は、一般に、外部接続物を本体側へ挿抜する場合には、
本体側のｃｐｕ、電気回路、内部システム等を保護する
ために、本体側のＣＰＵや電気回路等への通電をＯＦＦ
にした状態で行なうように形成されている。

〔発明が解決しようとする課題〕

しかしながら、このような機器の実際の使用時において
は、本体側のＣＰＵや電気回路等へ通電したままで外部
接続物を挿抜することが多く、種々の不都合が発生して
いた。特に、外部接続物を挿入して本体側と電気的に接
続する際に、本体側へ不正信号が入力されてしまい、こ
の不正信号を受けてＣＰＵ７／１暴走したり、内部の電
気回路やシステムが誤動作したり、ひどい場合には電気
回路等の破損を誘発することがあった。

また、前記従来例においては、機器に異常が発生した場
合に、あわててリセットボタンを押してシステムを初期
状態に戻すことも行なわれているが、時すでに遅しで、
構成各部が何らかの損傷を受けていることが多かった。

本発明はこれらの点に鑑みてなされたものであり、外部
接続物を本体側に接続する場合に本体側を自動的にかつ
強制的にリセットすることができ、本体側の内部機構や
外部接続物の破損を確実に防止して、常に正常な動作を
行なわせることのできるリセット指令方法および装置を
提供することを目的とする。

〔課題を解決するための手段〕

本発明のリセット指令方法は、本体側のコネクタに対し
て外部接続物を接続する時またはその接続を解除する時
に、前記外部接続物の前記接続動作および解除動作に従
って時間を隔てて２つの検出信号を発生させ、最初の検
出信号から次の検出信号までの間に亘って前記本体側の
動作をリセットさせるリセット信号を発することにより
、本体側を強制的にリセットさせることを特徴とする。

また、本発明のリセット指令装置は、本体側のコネクタ
に対して外部接続物を接続する接続動作またはその接続
を解除する解除動作に従って、それぞれ時間を隔てて２
つの検出信号を発する検出信号発生機構と、最初の検出
信号から次の検出信号までの間に亘って前記本体側に向
けてリセット信号を発するリセット信号発生機構とをも
って形成されている。

〔作　用〕

本発明方法および装置によれは、外部接続物を本体側の
コネクタへ接続したり、その接続を解除する時に、それ
ぞれ検出信号発生機構が時間を隔てて２つの検出信号を
発生し、リセット信号発生機構が最初の検出信号から次
の検出信号までの間に亘って本体側に向けてリセット信
号を発生し、このリセット信号を受けた本体側は強制的
にリセットさせられる。

〔実施例〕、 以下、本発明の実施例を第１図から第３図について説明
する。

第１図から第３図は本発明のリセット指令装置の一実施
例を示す。

第１図および第２図について、符＠１はプリンタ等の機
械の本体であり、この本体１の端部に例えばＩＣカード
やカートリッジ等の外部接続物２が接続されるソケット
等からなるコネクタ３が設けられている。外部接続物２
はコネクタ３に対して第１図および第２図の太矢印に示
す方向に挿入または抜去することにより接続またはその
接続を解除される。そして、外部接続物２およびコネク
タ３には、互いに電気的に接続される複数の接続端子２
ａ、３ａが外部接続物２の挿入方向に対して直交する方
向に並設されている。本実施例においては、外部接続物
２およびコネクタ３の端部の２個の接続端子２ａ、３ａ
が、互いに接続または接続を解除される時に、時間を隔
てて２つの検出信号を発する検出信号発生機構４を形成
している。

すなわち、コネクタ３の端部の２個の接続端子３ａ、３
ａの挿入方向長さを同長とし、外部接続物２の端部の２
個の接続端子２ａ、２ａのうち一方の最端部のもの（以
下、セット端子Ｓと称する）を長く形成し、他方（以下
、リセット端子Ｒと称する）を伯の接続端子２ａと同長
に短く形成している。また、本体１には検出信号発生機
構４から送給されて来る２つの検出信号を受け、最初の
検出信号から次の検出信号までの間に亘って本体側のｔ
ａ黒の一種であるＣＰＵ６に対してリセット信号ＳＲを
発するリセット信号発生機構５が設けられている。本実
施例においてはリセット信号発生機構５はＥＸＮＯＲ回
路からなるＲＳフリップフロップによって形成されてい
る。すなわち、リセット信号発生機構５は検出信号発生
機構４のセラ１〜端子Ｓから送給されて来るセット側検
出信号と、リセット端子Ｒから送給されて来るリセット
側検出信号とを受けるＥＸＯＲ回路７と、ＥＸＯＲ回路
７の出力を反転させる反転アンプ８とによって形成され
ている。またＣＰＵ６には実際の印字動作を行なう駆８
機構９等が接続されている。

次に、本実施例の作用を本発明方法に従って、第３図を
参照にしながら説明する。

第３図に示すように、外部接続物２がコネクタ３に接続
されていない王。時以前の非接続時には、検出信号発生
機構４のセット側検出信号およびリセット側検出信号は
共にＨレベルの出力とされ、リセット信号発生機構５の
出力もＨレベルとされている。

今、外部接続物２を本体１のコネクタ３に接続するため
にコネクタ３内へ挿入して行くと、゛最初に外部接続物
２の接続端子２ａのうちセット端子Ｓのみがコネクタ３
の最端部の接続端子３ａと接触しく第３図のＴ。時）、
検出信号発生機構４によりセット側検出信号がＨレベル
からＬレベルに変更される。これにより検出信号発生機
構４の一方のセット側検出信号がＬレベルとなり使方の
リセット側検出信号がＨレベルとなるので、リセット信
号発生機構５のＥＸＯＲ回路７がＨレベルの信号を発し
、これを反転７ンプ８が反転さ♂てリセット信号発生機
構５の出力をＬレベルに変更させ、リセット信号Ｓ、と
してＣＰＬＪ６へ送給し、ＣＰＵ６をリセットさせる。

次に、外部接続物２の挿入が更に進行して外部接続物２
の接続端子２ａのうちのリセット端子Ｒが他の残りの短
尺な接続端子２ａと共に同じ（コネクタ３の他の接続端
子３ａにそれぞれ接続されると（第３図のＴ１時）、検
出信号発生機構４によりリセット側検出信号がＨレベル
からＬレベルに変更される。これにより両検出信号が共
にＬレベルとなるので、リセット信号発生機構５のＥＸ
○Ｒ回路７がＬレベルの信号を発し、これを反転アンプ
８が反転させてリセット信号発生機構５の出力をＨレベ
ルに変更させ、リセット信号ｓｒの送給を停止する。

これにより、ＣＰＵ６は外部接続物２のコネクタ３への
接ｖ：ｒＲに、たとえ通電状態にあっても確実にリセッ
トされ、暴走することを防止される。

その後は、外部接続物２をコネクタ３へ接続させた状態
で、外部接続物２内に記憶されている文字フオン１へ等
のデータを両接続端子２ａ、３ａの接続部を通してＣＰ
Ｕ６内へ読み込み、指定された印字指令を駆動灘構９へ
発して、所定の印字が廠される。

次に、印字終了後に外部接続物２をコネクタ３との接続
を解除するために抜去すると、最初に外部接続物２の短
尺なリセット端子Ｒがコネクタ３の接続端子３ａとの接
続を解除され（第３図のＴ２時）、検出信号発生機構４
によりリセット側検出信号がＬレベルからＨレベルに変
更される。

これにより検出信号発生機構４の両検出信号とがＬレベ
ルとＨレベルとなって相違することとなり１、リセット
信号発生機構５の出力もＨレベルからＬレベルに変更し
て、リセット信号ＳＲとしてＣＰＵ６へ送給され、ＣＰ
Ｕ６をリセットさせる。

次に、外部接続物２の抜去が更に進行して外部接続物２
のセット端子Ｓがコネクタ３の接続端子３ａから接続を
解除されると（第３図のＴ３時）、検出信号発生機構４
によりセット側検出信号がＬレベルから１」レベルに変
更される。これにより検出信号発生機構４の両検出信号
とが共にＨレベルとなり、リセット信号発生機構５の出
力も１−レベルからＨレベルに変更され、リセット信号
Ｒ３の送給が停止される。

これにより、ＣＰＵ６は外部接続物２をコネクタ３から
抜去して接続を解除する時に、たとえ通電状態にあって
も確実にリセットされ、暴走することを防止される。

なお、前記実施例において、検出信号発生機構４を外部
接続物２のコネクタ３への挿入方向に長さの異なるセッ
ト端子Ｓとリセット端子Ｒとを設けることにより、時間
を隔てた２つの検出信号を発するように形成しているが
、時間を隔てて２つの信号を発生できるものであれば、
他の公知手段を設計条件等に応じて用いるとよい。例え
ば、２個の位置検出センサを外部接続物２の挿入方向に
位置をずらせて配置したり、外部接続物２の挿入、抜去
の完了によりＯＮとされる２個のスイッチング素子の一
方のＯＮ出力を遅延させたりしてもよい。また、検出信
号発生機構４から発せられる検出信号は少なくとも２つ
あればよく、必要に応じて３個以上としてもよい。

また、リセット信号発生機構５としてはＥＸＮＯＲ回路
以外の回路としてもよいことは勿論である。

更に、前記実施例はＣＰＵ６の暴走防止の場合について
説明したが、本体側の他の電気回路や構成各部にも同様
にして適用することができる。

また、本発明は前記各実施例に限定されるものではなく
、必要に応じて変更することができる。

〔発明の効果〕

このように本発明のリセット指令方法および装置は構成
され作用するものであるから、外部接続物を本体側に接
続する場合に本体側を自動的にかつ強制的にリセットす
ることができ、本体側の内部機構や外部接続物の破損を
確実に防止して、常に正常な動作を行なわせることがで
き、機器の耐久性、安全性も大きく向上させること・が
できる等の効果を奏する。

【図面の簡単な説明】

第１図から第３図は本発明のリセット指令装置の一実施
例を示し、第１図は要部を示す回路図、第２図は全体構
成を示す概略図、第３図は検出信号発生機構およびリセ
ット信号発生機構の出力線図である。 １・・・本体、２・・・外部接続物、２ａ、３ａ・・・
接続端子、３・・・コネクタ、４・・・検出信号発生機
構、５・・・リセット信号発生機構、６・・・ＣＰｔＪ
、７・・・ＥＸＯＲ回路。

Claims (1)

1. 【特許請求の範囲】 １）本体側のコネクタに対して外部接続物を接続する時
   またはその接続を解除する時に、前記外部接続物の前記
   接続動作および解除動作に従つて時間を隔てて２つの検
   出信号を発生させ、最初の検出信号から次の検出信号ま
   での間に亘つて前記本体側の動作をリセットさせるリセ
   ット信号を発することを特徴とするリセット指令方法。 ２）本体側のコネクタに対して外部接続物を接続する接
   続動作またはその接続を解除する解除動作に従つて、そ
   れぞれ時間を隔てて２つの検出信号を発する検出信号発
   生機構と、最初の検出信号から次の検出信号までの間に
   亘つて前記本体側に向けてリセット信号を発するリセッ
   ト信号発生機構とを有するリセット指令装置。