JPH01235256A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にアナログ回路とデ
ジタル回路が混在する半導体集積回路に関する。

〔従来の技術〕

従来、アナログ回路とデジタル回路が混在する半導体集
積回路（以後ＬＳＩと呼ぶ）のマスクパターンレイアウ
トにおいては、デジタル回路のデジタル信号雑音が、ア
ナログ回路のアナログ信号に影響を及ぼさないように、
デジタル回路部分とアナログ回路部分との領域を分離し
たレイアウトを行なっていた。

〔発明が解決しようとする課題〕

しかしながら上述したアナログ回路とデジタル回路が混
在するＬＳＩのマスクパターンレイアウトにおいて、デ
ジタル回路部分とアナログ回路部分との領域を分離して
もデジタル部とアナログ部との信号のやりとりが必ず必
要となる（たとえばタイミング信号、クロック信号等）
。このためにアナログ部にデジタルの信号配線がレイア
ウトされ、アナログ信号配線と交差し、この交差部にお
いてデジタル信号がアナログ信号に容量性の結合により
重畳されアナログ回路の特性を劣化させている。この劣
化は誤動作の原因ともなる。アナログ信号配線間におい
ても同様に交差部において要領性の結合により信号が重
畳され、特性を劣化させる欠点がある。又アナログ部と
デジタル部の領域を分離してもこのＬＳＩの基板を介し
てアナログ信号配線に容量性結合によりデジタル雑音が
重畳される場合もある。

〔課題を解決するための手段〕

本発明の半導体集積回路装置は、２層の金属配線層を有
し、第１の金属配線層を信号線として使用し、第２の金
属配線層を第１の金属配線の下に敷き低インピーダンス
源に接続する事により他の雑音を遮へいする構成を有し
ている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の第１の実施例であり、同図（ａ）は
上面図、同図（ｂ）は同図（ａ）のＡＡ’での断面図で
ある。回路素子が形成されているＬＳＩ基板１０上に絶
縁膜（図示せず）を介して第３の配線層（ポリシリコン
等）３を有し、その上にやはり絶縁膜（図示せず）を介
して第２の金属配線層２を有し、さらに絶縁膜（図示せ
ず）を介して、第１の金属配線層を有している。ｃ、ｃ
’は各配線層間の層間容量である。第１の金属配線層ｌ
と第３の配線層３とは信号配線として使用し、第２の金
属配線層２は接地してシールド用として使用している。

これにより第１の金属配線層１と第３の配線層３との交
差部の層間容量による各信号間のクロストークを防ぐこ
とができる。

尚、同図では第２の金属配線層２を接地しているがこれ
は別に接地でなくても低インピーダンス源であれば良い
。

第２図は本発明の第２の実施例であり、第１図と同一部
には同一番号が付しである。本実施例では第１の金属配
線層１を信号配線として使用し、第２の金属配線層２を
シールド用として接地し、ＬＳＩ基板１０と第１の金属
配線層１との間のクロストークを防いでいる。

〔発明の効果〕

以上説明したように本発明は２層の金属配線層により、
１層を高品位の信号配線にもう１層を低インピーダンス
源に接続し、シールド用として使用する事により信号間
のクロストーク又、他の雑音をしゃ断できる効果がある
。

【図面の簡単な説明】

第１図は、本発明の第１の実施例を示したもので、同図
（ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａ′で
の断面図である。第２図は、本発明の第２の実施例を示
したもので同図（ａ）は平面図、同図（ｂ）は同図（ａ
）のＡ−Ａ’での断面図である。 ｌ・・・・・・第１の金属配線層、２・・・・・・第２
の金属配線層、３・・・・・・第３の配線層、４・・・
・・・ＬＳＩ基板。 代理人　弁理士　　内　原　　　晋 Ｊ　：＃３／！配四層 弗　１　圀 第１の郊配壊ρ１ ４′期Ｇ量

Claims (1)

【特許請求の範囲】
1. 　互いに重なった２層の金属配線層を半導体基板上に有
   し、これら２層の金属配線層の一方を信号線として使用
   し、他方の金属配線層を低インピーダンス源に接続した
   ことを特徴とする半導体集積回路装置。